UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40446

Virtex-6 FPGA Integrated Block Wrapper v1.7 for PCI Express - リリース ノートおよび既知の問題

説明

このリリース ノートおよび既知の問題は ISE Design Suite 13.1 で最初にリリースされた Virtex-6 FPGA Integrated Block Wrapper v1.7 for PCI Express (AXI) に関するものです。

ソリューション

インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件は、『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

一般情報

エンジニアリング サンプル (ES) シリコンにはこのコアのこのバージョンは使用しないでください。ES シリコンでサポートされるのは v1.3 Rev 2 のみです。 詳細は (ザイリンクス アンサー 34033) を参照してください。

これは、古い TRN インターフェイス バージョンのコアです。バージョン 2.x は AXI4-Stream インターフェイス用です。

新機能

  • ISE 13.1 ツールをサポート

サポートされるデバイス

  • Virtex-6 LXT
  • Virtex-6 SXT
  • Virtex-6 HXT
  • Virtex-6 CXT
  • Virtex-6 低消費電力
  • QPro Virtex-6 Hi-Rel

修正点

  • コアの TxOutClk 制約を UCF に追加
    • CR 589216
    • sys_clk 制約がツールで正しく伝搬されていなかったため、TxOutClk BUFG 出力に制約が追加されました。
  • Virtex-6 GTX トランシーバーの Delay Aligner のエラッタ回避策
    • CR 585954
    • Virtex-6 GTX トランシーバー Delay Aligner のエラッタにある問題を回避するため、GTX トランシーバーの設定がアップデートされました。
  • GTX ラッパーのアップデート
    • CR 585171
    • GTX Transceiver for PCI Express の最新推奨事項に従って GTX ラッパーがアップデートされました。
  • デフォルトの基準クロック周波数のアップデート
    • CR 585171
    • リンク スピードが 5.0 Gb/s のデザインのデフォルト基準クロック周波数が 250MHz から 100MHz に変更になりました。
  • GTX ラッパーの PMA_RX_CFG 属性のアップデート
    • CR 566981
    • クロック供給に同期または非同期のいずれかが設定されているかによって (スロット クロックの選択)、GTX ラッパーの PMA_RX_CFG 属性が設定されるようにアップデートされました。
  • 8 レーン Gen2 コンフィギュレーションのトランザクション バッファー パイプラインのデフォルト設定
    • CR 572926
    • 8 レーン Gen2 コンフィギュレーションのトランザクション バッファー パイプラインのデフォルト設定が「Buffer Write and Read」にアップデートされました。
  • GUI のレガシー割り込みオプションに基づいてINTERRUPT_PIN 属性をアップデート
    • CR 581046
    • レガシ割り込みオプションがオフの場合に INTERRUPT_PIN 属性がアップデートされなかった問題は修正されました。
  • PIO_EP.vhd で trn_trem_n が接続されていない
    • CR 577673
    • PIO_EP.vhd で trn_trem_n が trn_trem_n_int に接続されなかったためにこの出力が駆動されなかった問題は解決しました。

注記 : CR 579207 は、コアに付随しているテキストの readme ファイルに修正点としてリストされています。これは資料上の間違いで、GTX Delay Aligner の回避策ではこの使用モデルは使用できないためこの CR は実際にはインプリメントされていません。

既知の問題

改訂履歴
2011/12/02 - 資料センター表示のためのフォーマット修正。
2011/08/11 - アンサー 42346 および 43851 を追加
2011/03/30 - アンサー 41509 を追加
2011/03/04 - アンサー 41051 および 41052 を追加
2011/03/01 - 初版

アンサー レコード リファレンス

サブアンサー レコード

関連アンサー レコード

AR# 40446
日付 11/11/2013
ステータス アクティブ
種類 リリース ノート
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Virtex-6Q
  • Less
ツール
  • ISE Design Suite - 13.1
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
このページをブックマークに追加