UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40453

MIG 7 Series v1.1 - メモリ バンク (データまたはアドレス/制御バンク) に clk_ref_i、sys_rst、およびステータス信号を配置可能か

説明

MIG 7 Series v1.1 のバンク選択アルゴリズムでは、リファレンス クロック (clk_ref_i)、sys_rst、およびステータス信号 (calib_complete およびエラー) をメモリー バンク以外のバンクに割り当てるようになっています。

これは必要ですか。未使用ピンがある場合これらの信号はメモリー バンク (データまたはアドレス/制御バンク) に割り当てることができますか。

ソリューション

未使用ピンがある場合、place clk_ref_p および clk_ref_n をメモリー バンクに割り当てることはできますが、ステータス信号はできません。  

注記 : これらの信号が 1 つのメモリー バンクでまとめられている場合、互換性のある I/O 規格が必要です。

バージョン 13.2 のソフトウェア リリースからは、MIG でシステム クロックをメモリー バンクに配置できるようになっています。

ただし、ステータス ピンを配置できるようにする予定はありません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40050 MIG 7 シリーズ v1.1 - ISE Design Suite 13.1 でのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40050 MIG 7 シリーズ v1.1 - ISE Design Suite 13.1 でのリリース ノートおよび既知の問題 N/A N/A
AR# 40453
日付 08/12/2014
ステータス アクティブ
種類 一般
デバイス
  • Kintex-7
  • Virtex-7
ツール
  • ISE Design Suite - 13.1
IP
  • MIG
このページをブックマークに追加