UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40464

Virtex-6 FPGA Integrated Block for PCI Express - PIO_RX_ENGINE.vhd で 64 ビットのアドレス指定可能なメモリ書き込みが使用できない

説明

問題のあるバージョン : v2.2
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー 45723) を参照してください。

PIO_RX_ENGINE.vhd ファイルに間違いがあるため、PIO サンプル デザインで 64 ビットのアドレス指定可能なメモリ書き込みを使用できません。これは VHDL のみの問題です。

ソリューション


この問題を修正するには、RX_MEM_WR64_FMT_TYPE ステートを検索し、m_axis_rx-tready_int が 0 に割り当てられている行を削除します。次の行がそれです。

m_axis_rx_tready_int <= '0' after TCQ;

変更前 :

when RX_MEM_WR64_FMT_TYPE =>
m_axis_rx_tready_int <= '0' after TCQ;
if (m_axis_rx_tdata(9 downto 0) = "0000000001") then
state <= PIO_64_RX_MEM_WR64_DW1DW2 after TCQ;
else
state <= PIO_64_RX_RST_STATE after TCQ;
end if;


変更後 :


when RX_MEM_WR64_FMT_TYPE =>
if (m_axis_rx_tdata(9 downto 0) = "0000000001") then
state <= PIO_64_RX_MEM_WR64_DW1DW2 after TCQ;
else
state <= PIO_64_RX_RST_STATE after TCQ;
end if;


改訂履歴
2012/01/18 - アンサー 45723 に修正バージョン情報を追加
2011/03/01 - 初版


注記 : 「問題のあるバージョン」は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45723 Virtex-6 FPGA Integrated Block for PCI Express - AXI インターフェイスの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 40464
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Virtex-6Q
  • Less
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
このページをブックマークに追加