UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
40491 | 13.1 CORE Generator - ロケーションが X0Y0&X0Y1 に設定されている Virtex-6 PCIe ブロックのあるプロジェクトを開こうとすると「coreutil:648」というエラー メッセージが表示される | N/A | N/A |
38170 | 13.3 CORE Generator - Spartan-3 シングル DCM Clocking Wizard コアが正しいアーキテクチャに関連付けられていない | N/A | N/A |
AR# 40476 | |
---|---|
日付 | 05/19/2012 |
ステータス | アーカイブ |
種類 | 既知の問題 |
ツール |
|