UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40485

13.x ChipScope Pro - ChipScope Pro 13.x ソフトウェアの既知の問題

説明

ザイリンクスのウェブサイトにある 『ISE Design Suite 13 インストール、ライセンス、リリースノート』ではインストール方法、システム要件、および ChipScope Pro ツールに関するその他の情報を説明しています。この既知の問題のアンサーには、リリース ノートを補足するもので、ChipScope Pro ツールの既知の問題や修正される時期に関する情報へのリンクがリストされています。

ソリューション


13.4 で修正済みの問題

(ザイリンクス アンサー 44089) Kintex-7 GTX IBERT - [RX Equalization] で [RX Common Mode] が変更される
(ザイリンクス アンサー 43548) ChipScope - Core Inserter フローの MAP で「ERROR:TSDatabase:19」というエラー メッセージが表示される
(ザイリンクス アンサー 42757) Virtex-7、Kintex-7、13.2、13.3 - GTX IBERT- GTX IBERT コアのビット生成中に「ERROR:Bitgen:342」というエラーが発生する
(ザイリンクス アンサー 44191) 13.3 Kintex-7/Virtex-7 - ChipScope IBERT - KC705 または VC707 のボード コンフィギュレーション設定ファイルが原因でインプリメンテーション エラーが発生する
(ザイリンクス アンサー 44628) 13.3、Virtex-7、GTX IBERT - Quad Based Protocol Selection を選択するときは GTX_QUAD のチャネル 3 を接続する必要があり、その接続がないと非同期操作にエラーが発生する

(ザイリンクス アンサー 44649) 13.3、Kintex-7 GTX IBERT - QPLL ロック ステータス信号が周期的にアップデートされず不正な読み出しになる可能性がある
(ザイリンクス アンサー 44648) 13.3 Kintex-7、IBERT GTX - QPLLREFCLKSEL で常に REFCLK0 が選択される
(ザイリンクス アンサー 44801) Virtex-6、13.3、GTX IBERT - 右側の GTX トランシーバーばリンクしない
(ザイリンクス アンサー 44879) Kintex-7、13.3、GTX IBERT - 「ERROR:sim - Failed to generate ASY schematic symbol」というエラー メッセージが表示される
(ザイリンクス アンサー 44963) Virtex-6 CXT、13.3、GTX IBERT - プロジェクト オプションが CX75T に設定されている場合、CORE Generator ツールで IBERT の GUI が起動しない
(ザイリンクス アンサー 45123) 13.3 ChipScope GTX IBERT - RXDFELPMRESET_TIME が Kintex-7 および Virtex-7 デバイスに対し間違って設定される
(ザイリンクス アンサー 45097) 13.2、13.3 Kintex-7 GTX IBERT - 異なるクロック ソースが使用されていると複数の基準クロックのあるデザインにエラーが発生する
(ザイリンクス アンサー 44881) Spartan-6、13.2 および 13.3、GTP IBERT - Analyzer の TX 差動出力振幅値が GTP のアドバンス製品仕様の値と異なる
(ザイリンクス アンサー 44691) Kintex-7、13.3、GTX IBERT - IBERT で生成したサンプル プロジェクトを implement.sh スクリプトを使用してインプリメントできない
(ザイリンクス アンサー 44663) 13.3、Virtex-6、GTX IBERT - [Generate Bitstream] オプションをオンにしないとコアを生成できない
(ザイリンクス アンサー 44645) 13.3、Virtex-6、ML605 GTX IBERT - 「ml605 bank113fmchpc」ボード コンフィギュレーション設定でリファレンス クロックが間違って設定される

13.4 ChipScope Pro の既知の問題 :

(ザイリンクス アンサー 43903) Chipscope - Core Inserter が「java.lang.OutOfMemoryError」エラーのため ILA パラメーター ページで停止する
(ザイリンクス アンサー 41262) 13.x ChipScope、CORE Generator - 7 シリーズ デバイスを選択するとコアをアップグレードできない
(ザイリンクス アンサー 42856) 13.x ChipScope Pro Analyzer - [Clean Previous Project Settings] オプションが JTAG チェーンのすべてのデバイスに適用される
(ザイリンクス アンサー 44190) 13.x Chipscope Pro - ATC2 コア - 「CRITICAL WARNING: Could not resolve non-primitive black box cell 'OPAD'」という重要警告メッセージが表示される
(ザイリンクス アンサー 45218) 13.x - ChipScope Analyzer - ディレクトリ名にスペースが含まれているディレクトリに CDC およびビット ファイルがある場合、ネット名が正しくインポートされない

13.4 ChipScope IBERT の既知の問題 :
(ザイリンクス アンサー 43747) Kintex-7、ChipScope Pro - IBERT (13.2 以降のバージョン) - ES (エンジニアリング サンプル) シリコンを使用している場合 IBERT ウィザードで QPLL にはサポートされていないライン レートが使用できる
(ザイリンクス アンサー 42464) Kintex-7、ChipScope Pro - IBERT (13.2 以降) - Kintex-7 コアの制限および早期シリコンのサポート
(ザイリンクス アンサー 44664) Virtex-5 GTP - Virtex-5 LX20T デバイスをターゲットにすると 1Gbps ライン レートが動作しない
(ザイリンクス アンサー 44624) Virtex-5、GTP/GTX IBERT CORE Generator - PREEMPHASIS の IBERT スイープ テストができない
(ザイリンクス アンサー 45381) ChipScope GTX IBERT、Virtex-5 FXT/TXT - DFETAP 値に対するスイープ テストが適切に実行されない
(ザイリンクス アンサー 45648) 13.1、13.2、13.3、13.4 - Virtex-7/Kintex-7 - GTX IBERT で KC705 または VC705 のボード コンフィギュレーション設定を使用するとシステム クロックに間違った I/O 規格が選択される
(ザイリンクス アンサー 45674) 13.4 以前 - Virtex-7 および Kintex-7 - 562.5MHz refclk を使用する GTX IBERT コアでマップ エラーが発生する
(ザイリンクス アンサー 45656) 13.4 - Kintex-7 - GTX IBERT - エンジニアリング サンプル (GES) シリコンを使用すると QPLL が 8Gbps ライン レートでロックしない

13.3 で修正済みの問題

(ザイリンクス アンサー 42837) 13.2 ChipScope IBERT - ボード コンフィギュレーション設定のデフォルトのライン レートが無効な値である
(ザイリンクス アンサー 42839) 13.2 Kintex-7 GTX IBERT - ライン レートが 3.125Gbps の場合、TXOUT_DIV および RXOUT_DIV が不正な値に設定される
(ザイリンクス アンサー 42841) Virtex-6 GTX IBERT - IBERT コアでシステム クロックの DIFF_TERM を有効にする方法
(ザイリンクス アンサー 42843) Virtex-6 GTX IBERT -適切に動作させるために一部の GT QUAD を常にインスタンシエートする必要がある
(ザイリンクス アンサー 42857) Kintex-7 GTX IBERT - 内部システム クロック ソースを使用すると、 BitGen でエラーが発生する
(ザイリンクス アンサー 43259) 13.x Virtex-6 GTH IBERT - BERT コアを 1/2 のレートで実行する場合の問題
(ザイリンクス アンサー 43753) ChipScope Analyzer - 波形を PDF にエクスポートすると長い信号名が切れてしまう
(ザイリンクス アンサー 43894) 13.2 ChipScope、Virtex-6 GTX IBERT - 「ERROR:Place:1145" Unroutable placement error when generating the core」というエラー メッセージが表示される
(ザイリンクス アンサー 43958) 13.2 ChipScope Pro - Virtex-7 デバイスをターゲットにすると Inserter でエラーになる
(ザイリンクス アンサー 44133) 13.2 Virtex-6 HXT GTH IBERT - RXRATE および TXRATE の値を変更してもライン レートが変更されない

13.3 ChipScope Pro の既知の問題 :

(ザイリンクス アンサー 43903) ChipScope - ILA パラメーター ページになると「java.lang.OutOfMemoryError」というエラー メッセージが表示され、Core Inserter が停止する
(ザイリンクス アンサー 43548) ChipScope 13.2 - ChipScope - Core Inserter フローの MAP で「ERROR:TSDatabase:19」というエラー メッセージが表示される
(ザイリンクス アンサー 41262) 13.x ChipScope、CORE Generator - 7 シリーズ デバイスを選択すると、コアのアップデートがエラーになる
(ザイリンクス アンサー 42856) 13.x ChipScope Pro Analyzer - [Clean Previous Project Settings] が JTAG チェーンのすべてのデバイスに適用される
(ザイリンクス アンサー 44190) 13.3:ChipScope Pro - ATC2 コア - 「CRITICAL WARNING: Could not resolve non-primitive black box cell 'OPAD'」という重要警告メッセージが表示される
(ザイリンクス アンサー 45218) 13.1、13.2、13.3 - ChipScope Analyzer - ディレクトリ名にスペースが含まれているディレクトリに CDC およびビット ファイルがある場合、ネット名が正しくインポートされない
(ザイリンクス アンサー 45657) 13.3 ChipScope Pro Inserter - WebPACK ツールで Spartan-6 デバイスをターゲットにすると、「ERROR:encore:175...」というエラー メッセージが表示される

13.3 ChipScope IBERT の既知の問題 :
(ザイリンクス アンサー 44089) Kintex-7 GTX IBERT - [RX Equalization] で終端電圧が変更される
(ザイリンクス アンサー 43747) Kintex-7 IBERT GTX (13.2 以降) - IBERT GTX - IES (初期エンジニアリング サンプル) シリコンを使用している場合 IBERT ウィザードで QPLL にはサポートされていないライン レートが使用できる
(ザイリンクス アンサー 42464) 13.2 ChipScope Pro IBERT - 1.0 および 1.1 シリコンでの Kintex-7 コアの制限およびサポート
(ザイリンクス アンサー 44065) Kintex-7 GTX IBERT - シリコン バージョンのドロップダウン メニューについて
(ザイリンクス アンサー 42757) Virtex-7、Kintex-7、13.2、13.3 - GTX IBERT-「ERROR:Bitgen:342 occurs during bitgen of Kintex-7 IBERT」というエラー メッセージが表示される
(ザイリンクス アンサー 44191) 13.3:Kintex-7/Virtex-7 - ChipScope IBERT - KC705 または VC707 のボード コンフィギュレーション設定ファイルが原因でインプリメンテーション エラーが発生する
(ザイリンクス アンサー 44645) 13.3、Virtex-6、ML605 - GTX IBERT - 「ml605 bank113fmchpc」ボード コンフィギュレーション設定でリファレンス クロックが間違って設定される
(ザイリンクス アンサー 44628) 13.3、Virtex-7、GTX IBERT - Quad Based Protocol を選択するときは GTX_QUAD のチャネル 3 を接続する必要があり、その接続がないと非同期操作にエラーが発生する

(ザイリンクス アンサー 44649) Kintex-7、13.3 - GTX IBERT - QPLL ロック ステータス信号が周期的にアップデートされず不正な読み出しになる可能性がある
(ザイリンクス アンサー 44648) Kintex-7、13.3 - IBERT GTX - QPLLREFCLKSEL で常に REFCLK0 が選択される
(ザイリンクス アンサー 44663) Virtex-6、13.3、GTX IBERT - [Generate Bitstream] オプションをオンにしないとコアを生成できない
(ザイリンクス アンサー 44664) Virtex-5 GTP - Virtex-5 LX20T デバイスをターゲットにすると 1Gbps ライン レートが動作しない
(ザイリンクス アンサー 44624) Virtex-5、GTP/GTX IBERT CORE Generator - PREEMPHASIS の IBERT スイープ テストができない
(ザイリンクス アンサー 44801) Virtex-6、13.3、GTX IBERT - 右側の GTX トランシーバーがリンクしない
(ザイリンクス アンサー 44691) Kintex-7、13.3、GTX IBERT - IBERT で生成したサンプル プロジェクトを implement.sh スクリプトを使用してインプリメントできない
(ザイリンクス アンサー 44879) Kintex-7、13.3、GTX IBERT - 「ERROR:sim - Failed to generate ASY schematic symbol」というエラー メッセージが表示される
(ザイリンクス アンサー 44881) Spartan-6、13.2 および 13.3、GTP IBERT - Analyzer の TX 差動出力振幅値が GTP のアドバンス製品仕様の値と異なる
(ザイリンクス アンサー 44963) Virtex-6 CXT、13.3、GTX IBERT - プロジェクト オプションが CX75T に設定されている場合、CORE Generator ツールで IBERT の GUI が起動しない
(ザイリンクス アンサー 45123) 13.3 Kintex-7、Virtex-7 ChipScope GTX IBERT - RXDFELPMRESET_TIME が Kintex-7 および Virtex-7 デバイスに対し間違って設定される
(ザイリンクス アンサー 45097) 13.2、13.3 Kintex-7 GTX IBERT - 異なるクロック ソースが使用されていると複数の基準クロックのあるデザインにエラーが発生する

(ザイリンクス アンサー 45381) ChipScope GTX IBERT、Virtex-5 FXT/TXT - DFETAP 値に対するスイープ テストが適切に実行されない

(ザイリンクス アンサー 45646) 13.1、13.2、13.3 Kintex-7、Virtex-7 - DATA_WIDTH が 32 ビットの GTX IBERT が動作しない

(ザイリンクス アンサー 45648) 13.1、13.2、13.3、13.4 - Virtex-7/Kintex-7 - GTX IBERT で KC705 または VC705 のボード コンフィギュレーション設定を使用するとシステム クロックに間違った I/O 規格が選択される

(ザイリンクス アンサー 45674) 13.4 以前 - Virtex-7 および Kintex-7 - 562.5MHz refclk を使用する GTX IBERT コアでマップ エラーが発生する



13.2 で修正済みの問題 :
(ザイリンクス アンサー 40486) 13.1 ChipScope Pro IBERT - NGDbuild で「ERROR:NgdBuild:604」および「ERROR:NgdBuild:456」というエラー メッセージが表示される
(ザイリンクス アンサー 39512) 12.x/13.x ChipScope IBERT GTH - 「ERROR:sim - runPar : IBERT:par: Timing for this design was not met...」というエラー メッセージが表示される
(ザイリンクス アンサー 40811) 13.1 ChipScope、PlanAhead - 「WARN: [HD-Tcl 3] No nets matched '<connect_debug_port cs_ila_0_0/TRIG0 [get_nets -match_style ucf {module_name\/net_name} ] WARN: [HD-Tcl 3] No n>'. ERROR: Invalid value for 'nets'」というメッセージが表示される
(ザイリンクス アンサー 40855) 12.x/13.1 ChipScope IBERT - 12.x/13.1 ChipScope IBERT -Virtex-6 GTX 属性 TERMINATION_OVRD が間違って TRUE に設定される
(ザイリンクス アンサー 41734) 12.x/13.1 ChipScope IBERT - Virtex-6 GTH トランシーバー製品シリコン サポート
(ザイリンクス アンサー 39660) 13.1 およびそれ以前のバージョン - ChipScope Inserter で間違った数のブロック RAM レポートされるデバイスがある



13.2 ChipScope Pro の既知の問題 :
(ザイリンクス アンサー 42856) 13.x ChipScope Pro Analyzer - [Clean Previous Project Settings] が JTAG チェーンのすべてのデバイスに適用される
(ザイリンクス アンサー 41262) 13.x ChipScope、CORE Generator - 7 シリーズ デバイスを選択すると、コアのアップデートがエラーになる
(ザイリンクス アンサー 43548) ChipScope 13.2 - Core Inserter フローを実行すると、MAP で「ERROR:TSDatabase:19」というエラー メッセージが表示される
(ザイリンクス アンサー 43753) ChipScope Analyzer - 波形を PDF にエクスポートすると長い信号名が切れてしまう
(ザイリンクス アンサー 43894) 13.2 ChipScope、Virtex-6 GTX IBERT - 「ERROR:Place:1145 Unroutable placement error when generating the core」というエラー メッセージが表示される
(ザイリンクス アンサー 43958) 13.2 ChipScope Pro - Virtex-7 デバイスをターゲットにすると Inserter でエラーになる
(ザイリンクス アンサー 43903) ChipScope - ILA パラメーター ページになると「java.lang.OutOfMemoryError」というエラー メッセージが表示され、Core Inserter が停止する
(ザイリンクス アンサー 44279) 13.2 ChipScope Inserter - 深さが 8192 を越えるデータを使用できない
(ザイリンクス アンサー 45218) 13.1、13.2、13.3 - ChipScope Analyzer: ディレクトリ名にスペースが含まれているディレクトリに CDC およびビット ファイルがある場合、ネット名が正しくインポートされない



13.2 ChipScope IBERT の既知の問題 :
(ザイリンクス アンサー 42757) 13.2 IBERT - 「ERROR:Bitgen:342 occurs during bitgen of Kintex-7 IBERT」というエラー メッセージが表示される
(ザイリンクス アンサー 42464) 13.2 ChipScope Pro IBERT - 1.0 および 1.1 シリコンでの Kintex-7 コアの制限およびサポート
(ザイリンクス アンサー 42837) 13.2 ChipScope IBERT - ボード コンフィギュレーション設定のデフォルトのライン レートが無効な値である
(ザイリンクス アンサー 42839) 13.2 Kintex-7 GTX IBERT - ライン レートが 3.125Gbps の場合、TXOUT_DIV および RXOUT_DIV が不正な値に設定される
(ザイリンクス アンサー 42841) Virtex-6 GTX IBERT - IBERT コアでシステム クロックの DIFF_TERM を有効にする方法
(ザイリンクス アンサー 42843) Virtex-6 GTX IBERT - 適切に動作させるために一部の GT QUAD を常にインスタンシエートする必要がある
(ザイリンクス アンサー 42857) Kintex-7 GTX IBERT - 内部システム クロック ソースを使用すると、 BitGen でエラーが発生する
(ザイリンクス アンサー 43259) 13.x Virtex-6 GTH IBERT - BERT コアを 1/2 のレートで実行する場合の問題
(ザイリンクス アンサー 43747) 13.2 Kintex-7 IBERT GTX - 初版 ES シリコンでは Kintex-7 IBERT GTX コアでサポートされていない QPLL ライン レートが使用可能となる
(ザイリンクス アンサー 44089) Kintex-7 GTX IBERT - [RX Equalization] で終端電圧が変更される
(ザイリンクス アンサー 44133) 13.2 Virtex-6 HXT GTH IBERT - RXRATE および TXRATE の値を変更してもライン レートが変更されない
(ザイリンクス アンサー 44881) Spartan-6、13.2 および 13.3、GTP IBERT - Analyzer の TX 差動出力振幅値が GTP のアドバンス製品仕様の値と異なる
(ザイリンクス アンサー 45097) 13.2、13.3 Kintex-7 GTX IBERT - 異なるクロック ソースが使用されていると複数の基準クロックのあるデザインにエラーが発生する

(ザイリンクス アンサー 45381) ChipScope GTX IBERT、Virtex-5 FXT/TXT - DFETAP 値に対するスイープ テストが適切に実行されない

(ザイリンクス アンサー 45646) 13.1、13.2、13.3 Kintex-7、Virtex-7 - DATA_WIDTH が 32 ビットの GTX IBERT が動作しない

(ザイリンクス アンサー 45648) 13.1、13.2、13.3、13.4 - Virtex-7/Kintex-7 - GTX IBERT で KC705 または VC705 のボード コンフィギュレーション設定を使用するとシステム クロックに間違った I/O 規格が選択される

(ザイリンクス アンサー 45674) 13.4 以前 - Virtex-7 および Kintex-7 - 562.5MHz refclk を使用する GTX IBERT コアでマップ エラーが発生する



13.1 ChipScope Pro の既知の問題 :
(ザイリンクス アンサー 40549) 13.1 ChipScope Pro Analyzer - 設定をインポートするダイアログ ボックスで [保存] ボタンが表示される
(ザイリンクス アンサー 39647) 12.x/13.1 ChipScope - ディレクトリ パス名が長すぎると ChipScope コアを生成できない
(ザイリンクス アンサー 39238) 12.x/13.1 ChipScope ILA - Chipscope コアの制約が指定されていないパスのタイミング エラー
(ザイリンクス アンサー 40693) 13.x/12.x ChipScope - ILA での Spartan-6 のデータの深さの最大値
(ザイリンクス アンサー 40811) 13.1 ChipScope、PlanAhead - 「WARN: [HD-Tcl 3] No nets matched '<connect_debug_port cs_ila_0_0/TRIG0 [get_nets -match_style ucf {module_name\/net_name} ] WARN: [HD-Tcl 3] No n>'. ERROR: Invalid value for 'nets'」というメッセージが表示される
(ザイリンクス アンサー 45218) 13.1, 13.2, 13.3 - ChipScope Analyzer: ディレクトリ名にスペースが含まれているディレクトリに CDC およびビット ファイルがある場合、ネット名が正しくインポートされない
(ザイリンクス アンサー 39660) 13.1 およびそれ以前のバージョン - ChipScope Inserter で間違った数のブロック RAM レポートされるデバイスがある

13.1 ChipScope IBERT の既知の問題 :
(ザイリンクス アンサー 40486) 13.1 ChipScope Pro IBERT - NGDbuild で「ERROR:NgdBuild:604'」および「ERROR:NgdBuild:456」というエラー メッセージが表示される
(ザイリンクス アンサー 40547) 13.1 ChipScope IBERT - IBERT Virtex-6 GTX コアを生成すると「ERROR:sim - Unable to evaluate Tcl command: ::xilinx::sim::generation::generatePsfCore {chipscope_ibert_virtex6_gtx_v2_05_a} {chipscope_ibert} {ALL}」というエラー メッセージが表示される
(ザイリンクス アンサー 39756) 12.4/13.x ChipScope IBERT - 近端 PMA ループバックでの Virtex-6 GTH トランシーバーの設定方法
(ザイリンクス アンサー 39125) 12.4/13.1 Virtex-6 GTX IBERT - TX 出力スイングがユーザー ガイドおよび特性化レポートの値より低い
(ザイリンクス アンサー 40855) 12.x/13.1 ChipScope IBERT -Virtex-6 GTX 属性 TERMINATION_OVRD が間違って TRUE に設定される
(ザイリンクス アンサー 39871) 12.x/13.x ChipScope Pro IBERT、Virtex-5 GTX - コアが ChipScope Analyzer で認識されず「UNIT:1_0 Unsupported (XSDB-512)」というメッセージが表示される
(ザイリンクス アンサー 41838) 13.x ChipScope IBERT GTH - ChipScope Analyzer が停止するるか、「ERROR - Device 1 Unit 1_0:Invalid Fabric Width for GTHE1_QUAD_X0Y0_0- XSDB interface may be corrupted」というエラー メッセージが表示される
(ザイリンクス アンサー 40486) 13.1 ChipScope Pro IBERT - NGDbuild で「ERROR:NgdBuild:604」および「ERROR:NgdBuild:456」というエラー メッセージが表示される
(ザイリンクス アンサー 39512) 12.x/13.x ChipScope IBERT GTH - 「ERROR:sim - runPar : IBERT:par: Timing for this design was not met」というエラー メッセージが表示される
(ザイリンクス アンサー 41734) 12.x/13.1 ChipScope IBERT - Virtex-6 GTH トランシーバー製品シリコン サポート
(ザイリンクス アンサー 42131) Virtex-6 FPGA GTH トランシーバー - 誤った属性設定がパフォーマンスに影響を与える

(ザイリンクス アンサー 45381) ChipScope GTX IBERT、Virtex-5 FXT/TXT - DFETAP 値に対するスイープ テストが適切に実行されない

(ザイリンクス アンサー 45646) 13.1、13.2、13.3 Kintex-7、Virtex-7 - DATA_WIDTH が 32 ビットの GTX IBERT が動作しない

(ザイリンクス アンサー 45648) 13.1、13.2、13.3、13.4 - Virtex-7/Kintex-7 - GTX IBERT で KC705 または VC705 のボード コンフィギュレーション設定を使用するとシステム クロックに間違った I/O 規格が選択される

(ザイリンクス アンサー 45674) 13.4 以前 - Virtex-7 および Kintex-7 - 562.5MHz refclk を使用する GTX IBERT コアでマップ エラーが発生する

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42856 ChipScope Pro Analyzer - [Clean Previous Project Settings] の設定が JTAG チェーンのすべてのデバイスに適用される N/A N/A
41838 13.1 ChipScope IBERT GTH - 12 チャネル コアに接続しようとすると、Analyzer GUI が停止または応答しなくなる N/A N/A
41262 13.x ChipScope、CORE Generator - 7 シリーズ デバイスを選択するとコアをアップグレードできない N/A N/A
40811 13.1 ChipScope、PlanAhead - 「WARN: [HD-Tcl 3] No nets matched '<connect_debug_port cs_ila_0_0/TRIG0 [get_nets -match_style ucf {module_name\/net_name} ] WARN: [HD-Tcl 3] No n>'. ERROR: Invalid value for 'nets'」というメッセージが表示される N/A N/A
40693 13.x/12.x Chipscope - ILA での Spartan-6 のデータの深さの最大値 N/A N/A
40549 13.1 ChipScope Pro Analyzer - 設定をインポートするダイアログ ボックスで [保存] ボタンが表示される N/A N/A
40547 13.1 - ChipScope - IBERT - IBERT Virtex-6 GTX コアを生成すると「ERROR:sim - Unable to evaluate Tcl command: ::xilinx::sim::generation::generatePsfCore {chipscope_ibert_virtex6_gtx_v2_05_a} {chipscope_ibert} {ALL}」というエラー メッセージが表示される N/A N/A
40486 13.1 ChipScope Pro - IBERT - NGDbuild で「ERROR:NgdBuild:604'' and ''ERROR:NgdBuild:456」というエラー メッセージが表示される N/A N/A
39871 12.x/13.x ChipScope Pro - IBERT - Virtex-5 GTX - コアが ChipScope Analyzer で認識されず「UNIT:1_0 Unsupported (XSDB-512)」というメッセージが表示される N/A N/A
39756 12.4/13.x ChipScope IBERT - さまざまなループバック モードでの Virtex-6 GTH トランシーバーの設定方法 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47005 ザイリンクス ChipScope ソリューション センター - 重要な問題へのリンク N/A N/A
41734 12.x/13.1 ChipScope IBERT - Virtex-6 GTH トランシーバー製品シリコン サポート N/A N/A
AR# 40485
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
ツール
  • ChipScope Pro - 13.1
  • ChipScope Pro - 13.2
  • ChipScope Pro - 13.3
  • ChipScope Pro - 13.4
IP
  • ChipScope ICON
  • ChipScope ILA
  • ChipScope OPB IBA
  • More
  • ChipScope PLB IBA
  • ChipScope PLBv46 IBA
  • ChipScope Pro ATC2
  • ChipScope Pro IBERT for Spartan-6 GTP
  • ChipScope Pro IBERT for Virtex-5 GTP
  • ChipScope Pro IBERT for Virtex-5 GTX
  • ChipScope Pro IBERT for Virtex-6 GTH
  • ChipScope Pro IBERT for Virtex-6 GTX
  • ChipScope VIO
  • ChipScope Pro IBERT for Kintex-7 GTX
  • ChipScope Pro IBERT for Virtex-7 GTX
  • ChipScope AXI Monitor
  • Less
Boards & Kits
  • Platform Cable USB
  • Platform Cable USB-II
このページをブックマークに追加