UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40492

14.x Virtex-7 - Virtex-6 デバイスではデザインのタイミングが満たされるのに Virtex-7 デバイスでは満たされない

説明

同じデザインなのに Virtex-6 デバイスではタイミングが満たされるのに Virtex-7 デバイスでは満たされないというデザインがあります。

Virtex-7 デバイスでタイミングが満たされるようにするにはどうすればよいでしょうか。

ソリューション

デザインが同じであってもターゲットにしているデバイスが違うので比較することはできません。Virtex-6 デバイスと Virtex-7 デバイスとではタイミング値がまったく異なります。

Virtex-7 FPGA はプロダクション ステータスではないので、タイミング値は変更になります。

このケースでは、smartxplorer を数回実行することで、Virtex-7 デバイスで実際にタイミングを満たすことができた実行を確認できました。
AR# 40492
日付 05/16/2012
ステータス アクティブ
種類 デザイン アドバイザリ
ツール
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • More
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 13.4
  • ISE Design Suite - 14.1
  • Less
このページをブックマークに追加