UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40506

LogiCORE IP RXAUI v2.1 - 7 シリーズをターゲットとしたタイミング シミュレーションで X が生成される

説明

Virtex-7 または Kintex-7 をターゲットとした Marvel RXAUI コアのタイミング シミュレーションで X が生成されます。シミュレーションの開始時に GTXE2_CHANNEL からの RXOUTCLK が 0 から X に遷移します。

ソリューション


タイミング シミュレーションを正しく実行するには、シミュレーター特定のコマンドを使用して RXOUTCLK 信号を強制的に 0 にします。このようにしないと、シミュレーション全体で X が伝搬され、シミュレーションが正しく完了しません。

この問題は、ISE 13.2 ソフトウェアに含まれる GTXE2_CHANNEL シミュレーション モデルで修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40630 LogiCORE IP RXAUI v2.1 - ISE 13.1 のリリース ノートおよび既知の問題 N/A N/A
AR# 40506
日付 12/15/2012
ステータス アクティブ
種類 一般
IP
  • XAUI
このページをブックマークに追加