UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. Xilinx - Adaptable. Intelligent.
  2. サポート
  3. AR# 40512: 13.x PlanAhead - 既知の問題

AR# 40512

13.x PlanAhead - 既知の問題

説明


このアンサーには、ISE Design Suite 13.x リリースに含まれている PlanAhead ツールの既知の問題がすべて含まれています。

各既知の問題には、その詳細を記載したアンサーへのリンクが示されています。

ソリューション


PlanAhead 13.4 の主な既知の問題

(ザイリンクス アンサー 34877) - パーシャル リコンフィギュレーション ライセンスがPlanAhead ライセンスと別のサーバーにあると検出できない
(ザイリンクス アンサー 36251) - PlanAhead ツールで入力の Slew および Drive 属性が変更して .ucf ファイルにエクスポートできてしまう
(ザイリンクス アンサー 38335) - PATH 環境変数に、引用符の中にかっこを含むディレクトリが含まれると、PlanAhead ツールが Windows OS で起動しない
(ザイリンクス アンサー 38711) - I/O 配置プロジェクトで I/O ポートの名前にワイルド カードが含まれていると作成できない
(ザイリンクス アンサー 40619) - VHDL が最上位のデザインで IP カタログの [HDL Type] を [Auto] に設定してると MIG コアを生成できない
(ザイリンクス アンサー 40710) - ドライブがマップされていると、プロジェクトを開いたときに内部例外が発生する
(ザイリンクス アンサー 41668) - LVDS 入力で DIFF_TERM が I/O プロパティとしてサポートされない
(ザイリンクス アンサー 42010) - PlanAhead ツールで複数の I/O プロパティを同時に設定できない
(ザイリンクス アンサー 42152) - 一部の無効な MAP オプションが 7 シリーズで選択可能になっている (使用はされていない)
(ザイリンクス アンサー 42470) - 対話型 DRC が原因で [Package] ビューのピン配置エラーを修正できない
(ザイリンクス アンサー 42656) - 一部の Tcl 'help' コマンドが原因で予期せぬエラーが発生する
(ザイリンクス アンサー 42700) - [More Colors] オプションが Linux-64 ビットで使用できない
(ザイリンクス アンサー 42733) - 新しいストラテジの作成で合成の [More Options] に入力した値が保存されない
(ザイリンクス アンサー 43310) - Java 1.6 エラーが原因で 一部の 64 ビット Windows で PlanAhead GUI が開かない
(ザイリンクス アンサー 43759) - インプリメンテーション run で Bitgen のオプションが保存されない
(ザイリンクス アンサー 45436) - IP Catalog で「ERROR: IPData 'xilinx.com:ip:<IP name>' addPart found duplicate ISE Family: aartix7」というエラー メッセージが表示される
(ザイリンクス アンサー 45458) - 3.4 MIG IP コアを PlanAhead でリセットするとすべてのコア ファイルが削除される
(ザイリンクス アンサー 45465) - I/O プランニングで互換デバイス設定を削除しても関連する制約が削除されない
(ザイリンクス アンサー 45468) - Tcl で削除したポートへのポインターを参照すると、予期せぬエラーが発生する
(ザイリンクス アンサー 46406) - 暗号化された RTL ソース ファイルを含むデザインを PlanAhead ツールで開き、RTL ビューを読み込むと、ERROR:sim:928 エラー メッセージが表示される
(ザイリンクス アンサー 46522) - プロジェクトに キーワードが大文字になっている EDIF ファイルを追加すると解析エラーが発生する

PlanAhead 13.2 で修正された既知の問題
(ザイリンクス アンサー 34801) - CORE Generator のダイアログ ボックスが PlanAhead の GUI の後ろに表示される
(ザイリンクス アンサー 40811) - ネットリストストリーム デザインで [Set up ChipScope Wizard] を使用するとエラーが発生する
(ザイリンクス アンサー 40901) - Spartan-3E デバイスの使用率が誤ってレポートされる
(ザイリンクス アンサー 40963) - [Unconstrained Paths] に TIG パスが含まれる
(ザイリンクス アンサー 41055) - EDIF プロジェクトで [Reset Port Properties] をクリックすると不必要なエラーが表示される
(ザイリンクス アンサー 41056) - 一部のリコンフィギャブルブル パーティションをアクティブにできない
(ザイリンクス アンサー41074) - PlanAhead はインストール パスにスペースがあると起動しない
(ザイリンクス アンサー 41082) - プロセスをキャンセルしても IP コアのカスタマイズ GUI が開く
(ザイリンクス アンサー 41128) - インポートされた ISE プロジェクトで [Ignore Location Constraints オプションが誤って TRUE に設定される
(ザイリンクス アンサー 41132) - リコンフィギャブルブル モジュールの [Properties] ですべてのリコンフィギャブル モジュールがブラックボックスとして表示される
(ザイリンクス アンサー 41134) - [Report Timing] ダイアログ ボックスの [Advanced] タブで [Write results to file] オプションをオンにすると、一部の Windows でエラーが発生する
(ザイリンクス アンサー 41154) - リコンフィギャブル モジュールに複数の UCF が使用できてしまう
(ザイリンクス アンサー 41157) - リコンフィギャブル モジュールのソースをプロジェクトから削除しようとするとファイルの削除を確認するダイアログ ボックスが繰り返し表示される
(ザイリンクス アンサー 41167) - XILINX 環境変数が正しく設定されていないと、合成が完了しない
(ザイリンクス アンサー 41170) - インポートした Synplify プロジェクトでは -include_dir オプションが使用されない
(ザイリンクス アンサー 41172) - PlanAhead ではアーカイブ プロジェクトをルート ディレクトリに保存できない
(ザイリンクス アンサー 41202) - Synplify プロジェクトをインポートするオプションを選択してもソース ファイルがインポートされない
(ザイリンクス アンサー 41247) - BitGen の Data2mem エラーが PlanAhead ツールで認識されない
(ザイリンクス アンサー 41454) - PlanAhead ツールでキャリー チェーンの入れ替えができない
(ザイリンクス アンサー 41513) - ファイル名やパスにダブル バイト文字 (Unicode) が使用されているソース ファイルをプロジェクトに追加すると、メッセージが表示されずにエラーになる
(ザイリンクス アンサー 41521) - UCF ファイルに構文エラーが含まれていると制約が無視される
(ザイリンクス アンサー 41604) - 未使用の ICON コアの制御ポートが GND に接続されていると不明なエラーが発生する
(ザイリンクス アンサー 41618) - SSN プリディクターを 32 ビット Windows で実行すると、そのマージンが誤っている
(ザイリンクス アンサー 41720) - MIG デザインをインポートすると、HDL デザインをエラボレートできない
(ザイリンクス アンサー 41753) - EDIF で指定されいている INIT 値が 0X002F などの 16 進数の文字列として指定されていると無視される
(ザイリンクス アンサー 41815) - PlanAhead ツールで OLOGIC エレメントを経由する配線を処理できない
(ザイリンクス アンサー 42039) - Pblock が正しくハイライトされない
(ザイリンクス アンサー 42041) - ChipScope の match_units プロパティの値が保存されない
(ザイリンクス アンサー 42078) - RHEL 5.6 プラットフォームで PlanAhead ツールが開かない
(ザイリンクス アンサー 42114) - パーシャル リコンフィギュレーション プロジェクトのデザイン run を変更中にデザインが開いていると致命的エラーが発生する
(ザイリンクス アンサー 42151) - タイミング レポートでタイミングが満たされないパスのクロック スキューが ns ではなく ms で表示される
(ザイリンクス アンサー 42248) - 一部のデザインで [Import ISE Place & Route results] を実行すると予期せぬエラーが発生する
(ザイリンクス アンサー 42471) - 仮想電源/GND ピンが SSN マージンを間違って減少させる
(ザイリンクス アンサー 42473) - 7 シリーズのタイミング パラメーター遅延名へのクロスプローブが使用できない
(ザイリンクス アンサー 42475) - DIFF_HSTL_I_DCI 出力の HR バンクへの不正な配置が検出されない
(ザイリンクス アンサー 42669) - PlanAhead でサイズの大きいテキスト ファイルを編集できない
(ザイリンクス アンサー 42680) - PlanAhead で NCF ファイルを UCF ファイルとして分類できてしまうため解析エラーが発生する
(ザイリンクス アンサー 42696) - [Loop Count] で大きな数値を設定すると予期しない数値が表示される
(ザイリンクス アンサー 42710) - Tcl で -copy_sources オプションを使用して合成を実行すると、include ファイルがコピーされずエラーになる
(ザイリンクス アンサー 42714) - デザインでグローバル インクルード ファイルを使用している場合、[Specify Top Module] 機能を使用してコンパイルできない
(ザイリンクス アンサー 43400) - Spartan-6 デバイスの Vccaux のデフォルト値が不正に 3.3V に設定されてしまっている

PlanAhead 13.3 で修正された既知の問題
(ザイリンクス アンサー 41101) - PlanAhead ツールに .xise をインポートしてもプロジェクトにマクロ検索パスのあるネットリストが追加されない
(ザイリンクス アンサー 41166) - PlanAhead ツールでは VERILOG_DIR パス変数の相対パスがサポートされない
(ザイリンクス アンサー 41754) - 内部セル名を使用している CLOCK_DEDICATED_ROUTE 制約を変更すると、Place error:1205 エラーが発生する
(ザイリンクス アンサー 42343) - 7 シリーズの DRC IODELAY_GROUP 属性が設定されている複数のIDELAYCTRL が正しく処理されない
(ザイリンクス アンサー 42348) - [Show Connectivity] コマンドを実行しても一部のファンアウトの高いネットの接続状況が完全に表示されない
(ザイリンクス アンサー 42657) - デバイスで SSN がサポートされないときにアプリケーション例外が発生する
(ザイリンクス アンサー 42694) - PlanAhead で合成 PRJ ファイルのソース ファイルが正しい順序で表示されない
(ザイリンクス アンサー 42698) - EDIF プロジェクトから削除されたファイルが PlanAhead によって読み込まれる
(ザイリンクス アンサー 42703) - DRC で XST 合成で自動的に追加された PORTPROP プロパティに関する警告メッセージが表示される
(ザイリンクス アンサー 43108) - GTHE2_COMMON プリミティブがブラック ボックスとして認識される
(ザイリンクス アンサー 43112) - xc7a30t デバイスに有効なパッケージの組み合わせがない
(ザイリンクス アンサー 43114) - 7vx1140t および 7a30t パーツの予測デザイン リソース情報が間違っている
(ザイリンクス アンサー 43315) - UCF ファイルに含まれている OBUFDS の LOC 制約が NGDBuild に読み込まれない
(ザイリンクス アンサー 43378) - LUT/ ロジックの自動最適化が原因で INIT 値がエラーになる
(ザイリンクス アンサー 43399) - Package Pins] ビューの [Config] 列を基準にピンを並べ替えるかどうかを尋ねるダイアログ ボックスで一度 [Don't show this dialog again] をオンにすると、再び表示されるようにできない
(ザイリンクス アンサー 44263) - 無効な LANG 環境変数を設定すると PlanAhead ツールが停止する
(ザイリンクス アンサー 45384) - Triple SDI または CIC Compiler コアを PlanAhead IP カタログで生成すると、不必要なファイルが合成に渡される
(ザイリンクス アンサー 45413) - run プロシージャを変更するとカスタマイズ コマンドの変更が保存されない
(ザイリンクス アンサー 45466) - [Libraries] ビューでソース ファイルを移動しようとするとツールがフリーズする
(ザイリンクス アンサー 45470) -「[Constraints 5] Cannot loc terminal 'my_sig_P' at site U36, Invalid site for GT's clock signal」という警告メッセージが表示される


PlanAhead 13.4 で修正された既知の問題
(ザイリンクス アンサー 38057) - UCF で設定されているのに Vcco/Vccaux の値を指定する必要があるという DRC 警告メッセージが表示される
(ザイリンクス アンサー 40475) - PlanAhead から IP コア カスタマイズ ウィンドウを開くのに時間がかかる
(ザイリンクス アンサー 42257) - 無効なコンポーネント セットが 1 つあると、その制約にほかの有効なコンポーネント セットが含まれていたとしても、制約全体が無効になる
(ザイリンクス アンサー 42609) - ディスク書き込みエラーが発生するがどのインストール ファイルで書き込み権が必要かが示されない
(ザイリンクス アンサー 44873) - PlanAhead ツールを閉じるとカスタム エディターのパスが保存されない
(ザイリンクス アンサー 44968) - XST フロー パーティションの NCD をインポートすると NGDBUILD エラーが発生する
(ザイリンクス アンサー 45052) - Netgen が Synplify で生成された EDIF に含まれる分散 RAM モデルに対しポート不一致を生成してしまう
(ザイリンクス アンサー 45250) - ネットリスト リソース使用率予測で 7 シリーズの GT 数が誤っている
(ザイリンクス アンサー 45472) - カラム選択モードで選択したテキストを削除できない
(ザイリンクス アンサー 45476) - Windows 64 ビット OS での PlanAhead 32 ビット実行ファイルのメモリ使用量が 2GB 以下に制限されている
(ザイリンクス アンサー 45475) - PlanAhead の IP カタログに既存 IP コアのバージョンが見つからない場合、インポートできない
(ザイリンクス アンサー 45477) - プロジェクトのアーカイブを作成するときにディレクトリ パスが長すぎるとエラーが発生するが原因が示されない
(ザイリンクス アンサー45511) - [Netlist] ビューでプリミティブを選択すると内部例外エラーが発生する

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46898 13.2 PlanAhead - 「[ALGAI 0] Incorrect value '13.468000' specified for property 'CLKIN_?PERIOD' (file = xxx.ngc,? line = xxx)」というクリティカル警告メッセージが表示される N/A N/A
AR# 40512
日付 05/20/2012
ステータス アーカイブ
種類 既知の問題
ツール
  • PlanAhead - 13.1
  • PlanAhead - 13.2
  • PlanAhead - 13.3
  • PlanAhead - 13.4

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加