UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - Adaptable. Intelligent.
  2. サポート
  3. AR# 40547: 13.1 - ChipScope - IBERT - IBERT Virtex-6 GTX コアを生成すると「ERROR:sim - Unable to evaluate Tcl command: ::xilinx::sim::generation::generatePsfCore {chipscope_ibert_virtex6_gtx_v2_05_a} {chipscope_ibert} {ALL}」というエラー メッセージが表示される

AR# 40547

13.1 - ChipScope - IBERT - IBERT Virtex-6 GTX コアを生成すると「ERROR:sim - Unable to evaluate Tcl command: ::xilinx::sim::generation::generatePsfCore {chipscope_ibert_virtex6_gtx_v2_05_a} {chipscope_ibert} {ALL}」というエラー メッセージが表示される

説明

lx550t または sx475t デバイスに対し IBERT Virtex-6 FPGA GTX コアを生成すると、CORE Generator のコンソールに次のようなエラー メッセージが表示されます。

ERROR:sim - runMap : IBERT:map: Check report <user path>/tmp/_cg/_bbx/example_chipscope_ibert.map.mrp for more information.
ERROR:sim -
WARNING:coreutil - map failed on example_chipscope_ibert.
invoked from within
"runMap example_[getComponentName] "" "
(procedure "components::chipscope_ibert::post_generation" line 28)
invoked from within
"$PostGenerationTargets"
(procedure "::xilinx::sim::generation::generatePsfCore" line 66)
invoked from within
"::xilinx::sim::generation::generatePsfCore {chipscope_ibert_virtex6_gtx_v2_05_a} {chipscope_ibert} {ALL}"
ERROR:sim - Unable to evaluate Tcl command:
::xilinx::sim::generation::generatePsfCore {chipscope_ibert_virtex6_gtx_v2_05_a} {chipscope_ibert} {ALL}
ERROR:sim - Error found during generation.

その後、<user path>/tmp/_cg/_bbx/example_chipscope_ibert.map.mrp に次のメッセージが表示されます。-

ERROR:Place:1145 - Unroutable Placement! A GT / BUFGCTRL clock component pair have been found that are not placed at a
routable GT / BUFGCTRL site pair. The GT component <U_CHIPSCOPE_IBERT/U0/U_IBERT_CORE/U_GTCPX_X0Y14/U_GT/gtxe1_i> is
placed at site <GTXE1_X0Y14>. The corresponding BUFGCTRL component
<U_CHIPSCOPE_IBERT/U0/U_IBERT_CORE/U_GTCPX_X0Y14/U_RXRECCLK_BUFG> is placed at site <BUFGCTRL_X0Y30>....

この問題の回避策を教えてください。

ソリューション

デバイスの上部または下部に 9 個以上の GT を選択しているとこの問題が発生します。GT の数を減らしてコアを生成してください。ChipScope 13.2 からは CORE Generator に IBERT オプションを入力すると、この問題は警告としてフラグされます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40485 13.x ChipScope Pro - ChipScope Pro 13.x ソフトウェアの既知の問題 N/A N/A
AR# 40547
日付 01/02/2013
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
ツール
  • ISE Design Suite - 13.1
IP
  • ChipScope Pro IBERT for Virtex-6 GTX
このページをブックマークに追加