UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40562

12.x/13.x iMPACT - Virtex-6 - 間接 BPI コアの上位アドレス ビットが Vref ピンと競合する

説明

iMPACT の間接 BPI プログラム コアの上位アドレス ピットはデュアル モードであり、バンクの Vref ピンでもあります。

ターゲット フラッシュですべてのアドレス ピンが使用されない場合でも、これらの上位アドレス ビットは常にコア デザインで駆動されます。 

Vref が使用されている場合は電源ソースで駆動されるので、アドレス ラインが Low に駆動されるときに競合が発生する可能性があります。

ソリューション

この競合は、比較的小さいフラッシュを使用できる小規模の LX デバイスで発生する可能性があります。

FG(G)484 パッケージ - LX25、LX45、LX75、LX100、および LX150:

IO_L1N_A24_VREF_1_B20

CSG225 Package - LX9 および LX16:

IO_L1N_A24_VREF_1_B15

FT(G)256 パッケージ - LX9、LX16、および LX25:

IO_L1N_A24_VREF_1 _E12

間接 BPI プログラムを使用する場合は、Virtex-6 FPGA のコンフィギュレーション バンクで Vref を使用しないでください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40503 13.x iMPACT - 既知の問題 N/A N/A
AR# 40562
日付 09/05/2017
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Virtex-6Q
  • Less
ツール
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • More
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13.1
  • Less
このページをブックマークに追加