AR# 40638

SPI-4.2 v10.4 - ISE Design Suite 13.1 でのリリース ノートおよび既知の問題

説明


このアンサーは、ISE Design Suite 13.1 でリリースされた SPI-4.2 (POS-PHY L4) v10.4 コアのリリース ノートと既知の問題で、次の内容が記載されています。
  • 新機能
  • サポートされるデバイス
  • 修正点
  • 一般情報
  • 既知の問題

インストール手順、CORE Generator の一般的な問題、デザイン ツール要件は、『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

ソリューション

新機能
  • ISE 13.1 ソフトウェアをサポート

サポートされるデバイス

  • Virtex-4、Virtex-5、Virtex-6、Virtex-6L
修正された問題
  • ISE 13.1 で SPI-4.2 v10.3 のサンプル デザインに NDGBuild を実行したとき「ERROR:ConstraintSystem:58」というエラー メッセージが表示されていました。
    • CR 586622
  • ISE 13.1 で Virtex-4 をターゲットにした Verilog デザインをインプリメントしたとき「ERROR:NgdBuild:488 」というエラー メッセージが表示されていました。
    • CR 585289
  • (ザイリンクス アンサー 35270) - SPI-4.2 & SPI-4.2 Lite - 部分クレジットが書き込まれたときの動作が資料に記載されていない
  • (ザイリンクス アンサー 41710) - SPI-4.2 v10.3 およびそれ以前のバージョン - [Sink DPA Clock Adjust] を使用し Virtex-6 FPGA をターゲットにしている場合ダイナミック位相アライメントにエラーが発生する可能性がある
一般情報
  • (ザイリンクス アンサー 37917) LogiCORE IP SPI-4.2 - ソースのリファレンス クロック (SysClk) に対する入力クロック供給要件
  • Virtex-6 Source コアのパフォーマンスは次のとおりです。
  • (ザイリンクス アンサー 32917) - Virtex-6 デザインで UCF の IODELAYE1 エレメントの HIGH_PERFORMANCE_MODE 属性を変更することについて
  • 1 つのデバイスに複数の SPI-4.2 コアを使用している場合、インスタンスごとに異なるコンポーネント名でコアを生成する必要があります。SPI-4.2 ユーザー ガイドの「Special Design Considerations」の章の複数コアのインストールに関するセクションを参照してください。
  • (ザイリンクス アンサー 15500) LogiCORE SPI-4.2 (POS-PHY L4) - DCM で TSClk の位相を 180 度スキューする方法
  • (ザイリンクス アンサー 20017) SPI-4.2 コアでサポートされている I/O 規格
  • (ザイリンクス アンサー 32942) - 回路内でのスタティック コンフィギュレーション信号の変更
  • グローバル クロック モードではシンクの DPA クロック調整オプションは Virtex-6 ではサポートされない。
既知の問題
  • (ザイリンクス アンサー 40823) - SPI-4.2 - Sink コアのパフォーマンスと Virtex-6 デバイスでグローバル クロックを使用する際の MMCM 設定のアップデート
  • (ザイリンクス アンサー 41130) - SPI-4.2 - Virtex-6 デバイスの 1G でグローバル クロックを使用する際の Source コアの MMCM 設定のアップデート
  • (ザイリンクス アンサー 39106)- SPI-4.2 - Spartan-6 デバイス サポートの廃止
  • (ザイリンクス アンサー 40178) - SPI-4.2 v10.4 および v11.1 - Virtex-6、Vintex-7、および Kirtex-7 デバイスで DPA 診断ポート SnkDPARamValid が正しくアサートされない
  • (ザイリンクス アンサー 40829) SPI-4.2 v10.4 - Synplify を使用し Virtex-6 デバイスをターゲットにしていると「ERROR:NgdBuild:604...」というエラー メッセージが表示される
  • (ザイリンクス アンサー 41711) - SPI-4.2 v10.4 および v11.1 - SPI-4.2 v10.3 およびそれ以前のバージョン - [Sink DPA Clock Adjust] を使用し Virtex-6 FPGA をターゲットにしている場合ダイナミック位相アライメントにエラーが発生する可能性がある
制約およびインプリメンテーションの問題
シミュレーションに関する一般的な問題

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42882 SPI-4.2 v10.4 - 128 ビット クライアント インターフェイスを使用するとタイミング エラーが発生する N/A N/A
AR# 40638
日付 05/20/2012
ステータス アクティブ
種類 リリース ノート
IP