UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40650

12.2 EDK、MPMC、Virtex-6、DDR3 - チップ上の終端設定 C_MEM_ODT_TYPE が正しく機能しない

説明

MPMC では、書き込みレベリングの後、MPMC パラメーター C_MEM_ODT_TYPE を ODT をイネーブルにするように設定しても、DDR3 モード レジスター MR1[9, 6, 2] が常に 000 (RTT,nom はディスエーブル) に設定されます。MPMC で ODT をイネーブルにするにはどうすればよいでしょうか。

ソリューション

次のバージョンの MPMC HDL コードにエラーがあります。
v5.03.a
v5.04.a
v6.00.a
v6.01.a
v6.02.a
v6.03.a

このエラーのため、MPMC では MR1[9, 6, 2] が常に 000 (RTT,nom はディスエーブル) に設定されます。代わりに MR2[10:9] は 0 (RZQ/2) に設定します。RTT,nom はディスエーブルなので、書き込みコマンド中に予期 ODT 終端があれば RTTwr はイネーブルになります。

この問題を回避するには、HDL コードを手動で変更します。

1. MPMC コアを <EDK Install Path>\hw\XilinxProcessorIPLib\pcores\mpmc_vX_XX_a からローカルの pcores/ ディレクトリーにコピーします。

2. pcores\mpmc_vX_XX_a\hdl\verilog\mpmc_core.v ファイルを開きます。

3. 次の行を検索して変更します。

変更前 :
localparam P_DDR2_RTT_WR = "0"; // ODT Write termination value
変更後 :
localparam P_DDR2_RTT_WR = "OFF"; // ODT Write termination value

変更前 :
localparam P_DDR3_RTT_WR = "0"; // ODT Write termination value
変更後 :
localparam P_DDR3_RTT_WR = "OFF"; // ODT Write termination value

変更前 :
.RTT_WR (P_DDR2_RTT_WR),
変更後 :
.RTT_WR (P_DDR3_RTT_WR),

3. ハードウェアをクリーンアップし、XPS を再起動します。

この問題は、EDK 13.2 で修正される予定です。

AR# 40650
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 LX
  • Virtex-6 LXT
ツール
  • EDK - 11.2
  • EDK - 11.3
  • EDK - 11.4
  • More
  • EDK - 11.5
  • EDK - 12.1
  • EDK - 12.2
  • EDK - 12.3
  • EDK - 12.4
  • EDK - 13
  • EDK - 13.1
  • Less
IP
  • Multi-Port Memory Controller (MPMC)
このページをブックマークに追加