UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40651

12.2 EDK, MPMC - Virtex-6 の DQS/DQS_n で若干のオーバーシュートが発生する可能性がある

説明

Virtex-6 ボードで MPMC DDR3 デザインをテストするとき、ODT を使用している場合でも僅かな DQS オーバーシュートが発生します。

ソリューション


DQS は ODT 書き込み終端の前にトグルを開始します。オーバーシュートはこの間に発生します (ODT 信号が High でサンプルされた後の数クロック サイクルで ODT で ODT 書き込み終端はオンになります)。 DQS の追加ビートは機能的には「ドント ケア」です。詳細は (ザイリンクス アンサー 33137) を参照してください。

ODT 終端の前の DQS オーバーシュートを防ぐには、今後のバージョンの MPMC で ODT を早くイネーブルにする必要があります。

今のところこの問題は EDK 13.2 で修正される予定です。
AR# 40651
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 LX
  • Virtex-6 LXT
ツール
  • EDK - 11.5
  • EDK - 12.1
  • EDK - 12.2
  • More
  • EDK - 12.3
  • EDK - 12.4
  • EDK - 13
  • EDK - 13.1
  • Less
IP
  • Multi-Port Memory Controller (MPMC)
このページをブックマークに追加