UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40653

12.2 EDK, MPMC - 駆動電流削減出力イネーブル C_MEM_REDUCED_DRV が正しく設定されない

説明

Virtex-6 FPGA で MPMC のパラメーター C_MEM_REDUCED_DRV を 1 に設定すると、DDR3 モード レジスタ MR1[5,1] が 00 に設定されます。Spartan-6 FPGA では、逆に設定されます。どちらが正しいですか。

MPMC データシートには、DDR3 の C_MEM_REDUCED_DRV について次のように記述されています。

0 = RZQ/6
1 = RZQ/7
2 = Reserved
3 = Reserved

ソリューション

Virtex-6 FPGA では、C_MEM_REDUCED_DRV = 1 で駆動電流削減設定 RZQ/6 が正しく生成されますが、MPMC のデータシートと GUI の表記が間違っています。正しい設定は次のとおりです。

0 = RZQ/7
1 = RZQ/6
2 = Reserved
3 = Reserved

Spartan-6 FPGA MPMC では、C_MEM_REDUCED_DRV の動作が反転されてしまっています。この問題を回避するには、パラメーターを反転してください。この問題は、EDK 13.2 で修正される予定です。

AR# 40653
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 LX
  • Virtex-6 LXT
ツール
  • EDK - 11.2
  • EDK - 11.3
  • EDK - 11.4
  • More
  • EDK - 11.5
  • EDK - 12.1
  • EDK - 12.2
  • EDK - 12.3
  • EDK - 12.4
  • EDK - 13
  • EDK - 13.1
  • Less
IP
  • Multi-Port Memory Controller (MPMC)
このページをブックマークに追加