UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40660

LogiCORE IP Digital Pre-Distortion (DPD) v4.0 - Spartan-6 9K ブロック RAM の問題の IP への影響

説明

(ザイリンクス アンサー 39999) に記載されている Spartan-6 FPGA の 9K ブロック RAM の初期化上の問題は、どのように LogiCORE Digital Pre-Distortion (DPD) に影響しますか。

Spartan-6FPGA 9K ブロック RAM の初期化上の問題の詳細は、 Spartan-6 エラッタ (EN148 を含む) および (ザイリンクス アンサー 39999) を参照してください。

ソリューション

DPD IP では 9K ブロック RAM が使用されないため、Spartan-6 FPGA の 9K ブロック RAM の初期化上の問題は IP に影響しません。いずれの Spartan-6 デバイスをコンフィギュレーションする際でも、9K モード (RAMB8BWER) で使用されているブロック RAM で、ユーザー指定データまたはデフォルト値を初期化できない (すべてゼロにできない) 可能性があります。MAP レポートを確認して、デザインで RAMB8BWER が使用されていないか確認してください。

デザインに RAMB8BWER が含まれる場合は、Spartan-6 エラッタ (EN148 を含む) および (ザイリンクス アンサー 39999) を参照してください。Digital Pre-Distortion (DPD) リリース ノートおよび既知の問題のリストは、(ザイリンクス アンサー 33521) を参照してください。

アンサー レコード リファレンス

関連アンサー レコード

AR# 40660
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT
  • Spartan-6Q
IP
  • Digital Pre-Distortion (DPD)
このページをブックマークに追加