UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40666

Project Navigator - 自動生成されたファイルへの企業名や技術者名の追加

説明


新しい VHDL、Verilog、またはテストベンチ ファイルが生成されると、次に示すような情報が表示されます。生成されたファイルに企業およびユーザー指定のデータを自動的に追加したいと思います。

これは可能ですか。
----------------------------------------------------------------------------------
-- Company:
-- Engineer:
--
-- Create Date: 15:45:47 02/10/2011
-- Design Name:
-- Module Name: delete - Behavioral
-- Project Name:
-- Target Devices:
-- Tool versions:
-- Description:
--
-- Dependencies:
--
-- Revision:
-- Revision 0.01 - File Created
-- Additional Comments:
--
----------------------------------------------------------------------------------

ソリューション


Project Navigator では、生成されたファイルにユーザー指定のデータを取り込むことができません。

次のファイルを使用し、生成されたテンプレートの 3 つに対して自身のデータをハード コード化できます。

%XILINX%\ISE\data\projnav\scripts\dpm_sourceTasks.Tcl, line 713- VHDL モジュール

%XILINX%\ISE\data\testbnch2.tcl- VHDL テストベンチ

%XILINX%\ISE\data\projnav\scripts\dpm_sourceTasks.Tcl, line 622- Verilog モジュール
AR# 40666
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • 1700/E/D/L
このページをブックマークに追加