"> AR# 40672: LogiCORE IP FIFO Generator - Spartan-6 9K ブロック RAM の問題の影響

UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40672

LogiCORE IP FIFO Generator - Spartan-6 9K ブロック RAM の問題の影響

説明


(ザイリンクス アンサー 39999) で説明されている Spartan-6 FPGA 9K ブロック RAM 初期化問題は LogiCORE IP FIFO Generator にどのように影響しますか。

Spartan-6 FPGA 9k ブロック RAM 初期化問題の詳細は、Spartan-6 エラッタ (EN148 を含む) および (ザイリンクス アンサー 39999) を参照してください。

ソリューション


FIFO Generator IP コアはコンフィギュレーションによっては 9K ブロック RAM を使用します。コンフィギュレーションで RAMB8BWER が使用されていると、MAP および DRC 警告が出力されます。

FIFO Generator は初期化できず、常にその出力が有効になる前に書き込まれるため、この警告は無視しても問題がありません。

LogiCORE IP FIFO Generator のリリース ノートおよび既知の問題は (ザイリンクス アンサー 40592) を参照してください。
AR# 40672
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT
  • Spartan-6Q
IP
  • FIFO Generator
このページをブックマークに追加