UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40707

Virtex-6 Integrated Blcok Wrapper v2.2 for PCI Express - レガシ割り込みを生成するとき割り込みステータス ビットが設定されない

説明

既知の問題 : v2.1、v1.4、v1.3、v1.2、v1.1

レガシ割り込みを生成するとき、 Virtex-6 Integrated Block Wrapper が、コンフィギュレーション空間のステータス レジスタ内で割り込みステータス ビットを生成しません。

ソリューション

割り込みステータス ビットは、 ステータス レジスタのビット 3 で、エンドポイントの Type0 コンフィギュレーション空間のオフセット 06H にあります。

デバイス内部で割り込みが保留になっていることを示すのにレガシ割り込みが生成されるとき、このビットを設定する必要があります。

アプリケーションが CFG インターフェイスにレガシ割り込みを生成するとき、Virtex-6 Integrated Block Wrapper がこのビットを正しく設定しません。 

複数の割り込みベクターがアップストリームで破損するシナリオでは、システム ソフトウェアがこのビットを使用して、割り込みをしているデバイスを識別します。

現時点では回避策はありません。

ただし、この問題が原因で、お客様のシステム上の問題が発生するというケースはまだ報告されていません。

改訂履歴
2011/02/16 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
39353 Virtex-6 FPGA Integrated Block Wrapper for PCI Express - v2.2 で修正された問題 N/A N/A
AR# 40707
日付 09/22/2014
ステータス アクティブ
種類 既知の問題
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
このページをブックマークに追加