UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - 適応型インテリジェント
  2. サポート
  3. AR# 40832: ザイリンクス タイミング解析ソリューション センター

ザイリンクス タイミング解析ソリューション センター

タイミング解析ソリューション センターには、ザイリンクスのタイミング解析ツールに関する問題を解決するのに役立つ情報が掲載されています。

このソリューション センターでは、ツールの使用方法や問題をトラブルシュートするための推奨事項などの情報を提供します。

資料

ザイリンクス タイミング解析ソリューション センター - 資料


タイミング解析を実行するときは次の資料を参考にしてください。

注記 : このアンサーは、ザイリンクス タイミング解析ソリューション センター (ザイリンクス アンサー 40832) の一部です。ザイリンクス タイミング解析ソリューション センターには、タイミング解析に関するすべての質問に対する回答が含まれます。新しいデザインのタイミング制約設定、タイミング違反のトラブルシュートを行う場合は、このタイミング解析ソリューション センターをご利用ください。

タイミング解析の一般的なリソース

  • 『タイミング解析ユーザー ガイド』 - UG612
  • 『制約ガイド』 - UG625
  • 『ザイリンクス コマンド ライン ツール ガイド』 - UG628

デザイン アドバイザリ

ザイリンクス タイミング ソリューション センターのデザイン アドバイザリ

デザイン アドバイザリ アンサーは、現在進行中のデザインに影響を与える問題に対して作成され、ザイリンクス アラート通知システムに含められます。

注記 : このアンサーは、ザイリンクス タイミング解析ソリューション センター (ザイリンクス アンサー 40832) から抜粋したものです。 ザイリンクス タイミング解析ソリューション センターには、タイミング解析に関するすべての質問に対する回答が含まれます。新しいデザインのタイミング制約設定、タイミング違反のトラブルシュートを行う場合は、このタイミング解析ソリューション センターをご利用ください。


BRAM を使用する Virtex-6 FPGA デザインがある場合は、(ザイリンクス アンサー 42444) を参照してください。

OPAD (Tioop/Tiotp) に I/O 規格を使用する Virtex-6 FPGA デザインがある場合は、(ザイリンクス アンサー 47938) を参照してください。

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47938 Virtex-6 FPGA の 14.1 タイミング解析に関するデザイン アドバイザリ - OFFSET OUT および FROM:TO 制約の解析で Tioop/Tiotp 値が増加する N/A N/A
54230 Spartan3a/Spartan3an/Spartan3e/Virtex4/Virtex5/6 シリーズ/7 シリーズでの 14.x タイミング解析のデザイン アドバイザリ - ホールド違反が原因でタイミング スコアが上がる N/A N/A
54246 7 シリーズの Vivado タイミング解析のデザイン アドバイザリ (2013.3 以前のバージョン) - 7 シリーズのタイミング解析には Vivado Design Suite 2012.4 が必要 N/A N/A

主な問題

ザイリンクス タイミング解析ソリューション センター - 重要問題へのリンク


次のアンサーには、タイミング解析の既知の問題およびよく寄せられる質問へのリンクが含まれています。

注記 : このアンサーは、ザイリンクス タイミング解析ソリューション センター (ザイリンクス アンサー 40832) の一部です。ザイリンクス タイミング解析ソリューション センターには、タイミング解析に関するすべての質問に対する回答が含まれます。新しいデザインのタイミング制約設定、タイミング違反のトラブルシュートを行う場合は、このタイミング解析ソリューション センターをご利用ください。


重要な問題 (バージョン別)

9.x
(ザイリンクス アンサー 29069) - 9.1.03 Timing Analyzer - Spartan 3A-DSP で MicroBlaze を使用するとタイミング エラーが発生する

10.x
(ザイリンクス アンサー 22481) - 10.1 Timing Analyzer - Virtex-5 デザインのタイミング解析で電圧および温度の比例配分が設定できない
(ザイリンクス アンサー 25309) - 10.1 Timing Analyzer - HTML 版のタイミング レポートをコピーできない
(ザイリンクス アンサー 30018) - 10.1 Technology Viewer/Timing Analyzer クロスプローブ - クロスプローブした変換後の回路図/Exploration ビューで LOCALBUF が入力に接続されていない
(ザイリンクス アンサー 30043) - 10.1 Timing Analyzer - タイミング レポートからテクノロジ ビューにクロスプローブすると、空の回路図が表示される
(ザイリンクス アンサー 30335) - 10.1 Timing Analyzer/Constraints Editor/Floorplan Editor/PACE - コマンド ラインから起動すると複数の問題が発生する
(ザイリンクス アンサー 30505) - 10.1 Timing Analyzer - 保存していないレポートを開いたままで Timing Analyzer を閉じようとすると一時的なファイル名が生成される
(ザイリンクス アンサー 30508) - 10.1 Timing Analyzer - UCF での変更が反映されていないことが通知されない
(ザイリンクス アンサー 30537) - 10.1 Timing Analysis/Virtex-5 - Virtex-5 DSP48E で MREG をイネーブルにしていないときに、TRCE または Timing Analyzer で最大周波数であることを示した警告メッセージが表示されない
(ザイリンクス アンサー 30624) - 10.1 Timing Analyzer - OFFSET OUT 制約の負のスラック値が原因で「Invalid Slack Equation」というメッセージが表示される
(ザイリンクス アンサー 31094) - 10.1 Timing Analyzer - 「FATAL_ERROR:Timing:bastwgraphedit.c:2262:1.36.2.4 with multiple FROM:TOs」というエラー メッセージが表示される
(ザイリンクス アンサー 31106) - 10.1 Timing Analyzer - Timing Analyzer で古いプロジェクトを開くと、Project Navigator を使用してプロジェクトをアップデートするかどうかを尋ねるダイアログ ボックスが表示される
(ザイリンクス アンサー 31113) - 10.1 Timing Analyzer - 複数の新規アーキテクチャで Timing Analyzer から FPI へ、または回路図ビューへのクロスプローブができない
(ザイリンクス アンサー 31114) - 10.1 Timing Analyzer - FPI および変換済みのネットリストのビューが灰色で表示される
(ザイリンクス アンサー 31124) - 10.1 Timing Analyzer - TWX ファイルが指定されていない場合、スタンドアロン バージョンが起動する
(ザイリンクス アンサー 31530) - 10.1 Timing Analyzer - タイミング レポートの「Table of Timegroups」セクションのリンクをクリックしても反応がない

11.x
(ザイリンクス アンサー 17501) - 11.1 Timing Analyzer - クロス プローブが機能しないことがある
(ザイリンクス アンサー 29885) - 11.1 既知の問題 - Timing Analyzer - Timing Improvement Wizard で誤解を生じる情報が表示される
(ザイリンクス アンサー 30032) - 11.1 既知の問題 - Timing Analyzer クロスプローブ - タイミング パスが [Technology-Exploration] ウィンドウに表示されない
(ザイリンクス アンサー 30036) - 11.1 既知の問題 - Timing Analyzer クロスプローブ - フロアプラン/回路図へクロスプローブを実行すると、スライス/BEL を通過するパス/接続が複数表示される
(ザイリンクス アンサー 30063) - 11.1 既知の問題 - Constraints Editor/Timing Analyzer - Timing Analyzer から制約を編集すると、間違ったタイミング制約が編集される
(ザイリンクス アンサー 30503) - 11.1 既知の問題、Timing Analyzer - 複数の UCF ファイルが表示されない
(ザイリンクス アンサー 30506) - 11.1 既知の問題 - Timing Analyzer - 複数の UCF ファイルが含まれるデザインに対して Constraints Editor を開くことができない
(ザイリンクス アンサー 31798) - 11.1 リリース ノート - Timing Analyzer - Timing Analyzer は 11.1 Tcl シェルでサポートされない
(ザイリンクス アンサー 32325) - 11.1 既知の問題 - タイミング解析、Virtex-5 - CRC32 コンポーネントを使用すると Timing Analyzer で最大周期の警告が表示されない}
(ザイリンクス アンサー 32844) - 11.1 Timing Analyzer - 保存が完了しても「Saving to report」というメッセージが消えない
(ザイリンクス アンサー 32955) - 11.2 Timing Analyzer - クロック スキュー計算で PERIOD 制約の PRIORITY キーワードが無視される
(ザイリンクス アンサー 33113) - 11.2 Timing Analyzer - 自動生成された制約を使用すると clk to pad の値が正しくレポートされない
(ザイリンクス アンサー 33292) - 11.2 Timing Analyzer - Spartan-6 FPGA - Timing Analyzer で LX25 ～ LX45 のクロック スキューが大きくレポートされる
(ザイリンクス アンサー 33765) - 11.1 Timing Analyzer - NET NET PERIOD クロック到着時間が変化する

その他
(ザイリンクス アンサー 23298) - Virtex-4 ISERDES/OSERDES - RST 時のリカバリおよび削除の調整時間がデータシートに記載されておらず、Timing Analyzer でも解析ができない

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加