ザイリンクスタイミング解析ソリューションセンター

タイミング解析ソリューションセンターには、ザイリンクスのタイミング解析ツールに関する問題を解決するのに役立つ情報が掲載されています。

このソリューションセンターでは、ツールの使用方法や問題をトラブルシュートするための推奨事項などの情報を提供します。

資料

ザイリンクスタイミング解析ソリューションセンター - 資料

タイミング解析を実行するときは次の資料を参考にしてください。

注記 : このアンサーは、ザイリンクスタイミング解析ソリューションセンター (ザイリンクスアンサー 40832) の一部です。ザイリンクスタイミング解析ソリューションセンターには、タイミング解析に関するすべての質問に対する回答が含まれます。新しいデザインのタイミング制約設定、タイミング違反のトラブルシュートを行う場合は、このタイミング解析ソリューションセンターをご利用ください。

タイミング解析の一般的なリソース

『タイミング解析ユーザーガイド』 - UG612
『制約ガイド』 - UG625
『ザイリンクスコマンドラインツールガイド』 - UG628

デザインアドバイザリ

ザイリンクスタイミングソリューションセンターのデザインアドバイザリ

デザインアドバイザリアンサーは、現在進行中のデザインに影響を与える問題に対して作成され、ザイリンクスアラート通知システムに含められます。

注記 : このアンサーは、ザイリンクスタイミング解析ソリューションセンター (ザイリンクスアンサー 40832) から抜粋したものです。ザイリンクスタイミング解析ソリューションセンターには、タイミング解析に関するすべての質問に対する回答が含まれます。新しいデザインのタイミング制約設定、タイミング違反のトラブルシュートを行う場合は、このタイミング解析ソリューションセンターをご利用ください。

BRAM を使用する Virtex-6 FPGA デザインがある場合は、(ザイリンクスアンサー 42444) を参照してください。

OPAD (Tioop/Tiotp) に I/O 規格を使用する Virtex-6 FPGA デザインがある場合は、(ザイリンクスアンサー 47938) を参照してください。

Answer Number	アンサータイトル	問題の発生したバージョン	修正バージョン
47938	Virtex-6 FPGA の 14.1 タイミング解析に関するデザインアドバイザリ - OFFSET OUT および FROM:TO 制約の解析で Tioop/Tiotp 値が増加する	N/A	N/A
42444	デザインアドバイザリ - 18K/36K ブロック RAM または 18K/36K FIFO を使用しているデザインのタイミング解析を実行し直す必要がある	N/A	N/A
54230	Spartan3a/Spartan3an/Spartan3e/Virtex4/Virtex5/6 シリーズ/7 シリーズでの 14.x タイミング解析のデザインアドバイザリ - ホールド違反が原因でタイミングスコアが上がる	N/A	N/A
54246	7 シリーズの Vivado タイミング解析のデザインアドバイザリ (2013.3 以前のバージョン) - 7 シリーズのタイミング解析には Vivado Design Suite 2012.4 が必要	N/A	N/A

主な問題

ザイリンクスタイミング解析ソリューションセンター - 重要問題へのリンク

次のアンサーには、タイミング解析の既知の問題およびよく寄せられる質問へのリンクが含まれています。

注記 : このアンサーは、ザイリンクスタイミング解析ソリューションセンター (ザイリンクスアンサー 40832) の一部です。ザイリンクスタイミング解析ソリューションセンターには、タイミング解析に関するすべての質問に対する回答が含まれます。新しいデザインのタイミング制約設定、タイミング違反のトラブルシュートを行う場合は、このタイミング解析ソリューションセンターをご利用ください。

重要な問題 (バージョン別)

9.x
(ザイリンクスアンサー 29069) - 9.1.03 Timing Analyzer - Spartan 3A-DSP で MicroBlaze を使用するとタイミングエラーが発生する

10.x
(ザイリンクスアンサー 22481) - 10.1 Timing Analyzer - Virtex-5 デザインのタイミング解析で電圧および温度の比例配分が設定できない
 (ザイリンクスアンサー 25309) - 10.1 Timing Analyzer - HTML 版のタイミングレポートをコピーできない
 (ザイリンクスアンサー 30018) - 10.1 Technology Viewer/Timing Analyzer クロスプローブ - クロスプローブした変換後の回路図/Exploration ビューで LOCALBUF が入力に接続されていない
 (ザイリンクスアンサー 30043) - 10.1 Timing Analyzer - タイミングレポートからテクノロジビューにクロスプローブすると、空の回路図が表示される
 (ザイリンクスアンサー 30335) - 10.1 Timing Analyzer/Constraints Editor/Floorplan Editor/PACE - コマンドラインから起動すると複数の問題が発生する
 (ザイリンクスアンサー 30505) - 10.1 Timing Analyzer - 保存していないレポートを開いたままで Timing Analyzer を閉じようとすると一時的なファイル名が生成される
 (ザイリンクスアンサー 30508) - 10.1 Timing Analyzer - UCF での変更が反映されていないことが通知されない
 (ザイリンクスアンサー 30537) - 10.1 Timing Analysis/Virtex-5 - Virtex-5 DSP48E で MREG をイネーブルにしていないときに、TRCE または Timing Analyzer で最大周波数であることを示した警告メッセージが表示されない
 (ザイリンクスアンサー 30624) - 10.1 Timing Analyzer - OFFSET OUT 制約の負のスラック値が原因で「Invalid Slack Equation」というメッセージが表示される
 (ザイリンクスアンサー 31094) - 10.1 Timing Analyzer - 「FATAL_ERROR:Timing:bastwgraphedit.c:2262:1.36.2.4 with multiple FROM:TOs」というエラーメッセージが表示される
 (ザイリンクスアンサー 31106) - 10.1 Timing Analyzer - Timing Analyzer で古いプロジェクトを開くと、Project Navigator を使用してプロジェクトをアップデートするかどうかを尋ねるダイアログボックスが表示される
 (ザイリンクスアンサー 31113) - 10.1 Timing Analyzer - 複数の新規アーキテクチャで Timing Analyzer から FPI へ、または回路図ビューへのクロスプローブができない
 (ザイリンクスアンサー 31114) - 10.1 Timing Analyzer - FPI および変換済みのネットリストのビューが灰色で表示される
 (ザイリンクスアンサー 31124) - 10.1 Timing Analyzer - TWX ファイルが指定されていない場合、スタンドアロンバージョンが起動する
 (ザイリンクスアンサー 31530) - 10.1 Timing Analyzer - タイミングレポートの「Table of Timegroups」セクションのリンクをクリックしても反応がない

11.x
(ザイリンクスアンサー 17501) - 11.1 Timing Analyzer - クロスプローブが機能しないことがある
 (ザイリンクスアンサー 29885) - 11.1 既知の問題 - Timing Analyzer - Timing Improvement Wizard で誤解を生じる情報が表示される
 (ザイリンクスアンサー 30032) - 11.1 既知の問題 - Timing Analyzer クロスプローブ - タイミングパスが [Technology-Exploration] ウィンドウに表示されない
 (ザイリンクスアンサー 30036) - 11.1 既知の問題 - Timing Analyzer クロスプローブ - フロアプラン/回路図へクロスプローブを実行すると、スライス/BEL を通過するパス/接続が複数表示される
 (ザイリンクスアンサー 30063) - 11.1 既知の問題 - Constraints Editor/Timing Analyzer - Timing Analyzer から制約を編集すると、間違ったタイミング制約が編集される
 (ザイリンクスアンサー 30503) - 11.1 既知の問題、Timing Analyzer - 複数の UCF ファイルが表示されない
 (ザイリンクスアンサー 30506) - 11.1 既知の問題 - Timing Analyzer - 複数の UCF ファイルが含まれるデザインに対して Constraints Editor を開くことができない
 (ザイリンクスアンサー 31798) - 11.1 リリースノート - Timing Analyzer - Timing Analyzer は 11.1 Tcl シェルでサポートされない
 (ザイリンクスアンサー 32325) - 11.1 既知の問題 - タイミング解析、Virtex-5 - CRC32 コンポーネントを使用すると Timing Analyzer で最大周期の警告が表示されない}
(ザイリンクスアンサー 32844) - 11.1 Timing Analyzer - 保存が完了しても「Saving to report」というメッセージが消えない
 (ザイリンクスアンサー 32955) - 11.2 Timing Analyzer - クロックスキュー計算で PERIOD 制約の PRIORITY キーワードが無視される
 (ザイリンクスアンサー 33113) - 11.2 Timing Analyzer - 自動生成された制約を使用すると clk to pad の値が正しくレポートされない
 (ザイリンクスアンサー 33292) - 11.2 Timing Analyzer - Spartan-6 FPGA - Timing Analyzer で LX25 ～ LX45 のクロックスキューが大きくレポートされる
 (ザイリンクスアンサー 33765) - 11.1 Timing Analyzer - NET NET PERIOD クロック到着時間が変化する

その他
(ザイリンクスアンサー 23298) - Virtex-4 ISERDES/OSERDES - RST 時のリカバリおよび削除の調整時間がデータシートに記載されておらず、Timing Analyzer でも解析ができない

このページをブックマークに追加

通信

AI 推論アクセラレーション

ソフトウェア開発ツール

ハードウェア開発ツール

ソフトウェア開発者

ハードウェア開発者

エンベデッド開発者

ザイリンクス タイミング解析ソリューション センター

資料

ザイリンクス タイミング解析ソリューション センター - 資料

デザイン アドバイザリ

ザイリンクス タイミング ソリューション センターのデザイン アドバイザリ