UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40847

13.1 タイミング解析 - BUFR の Fmax が MIG デザインで 300MHz を越えているときに TRCE でエラーが出力されない理由

説明

データシート DS153 によると、リージョナル クロック ツリーの Fmax は 300MHz です。Virtex-6 CXT の MIG デザインを変更し、BUFR 入力クロックが 800MHz で出力クロックが 2 分されて 400MHz のとき、TRCE でエラーが何も出力されないのはなぜですか。

ソリューション


BUFR コンポーネントは PERIOD 制約に含められていないので、コンポーネント スイッチ制限の解析がこのコンポーネントに対して実行されません。PERIOD 制約タイムグループに BUFR インスタンスを追加するとこの問題を回避できます。


AR# 40847
日付 12/15/2012
ステータス アーカイブ
種類 一般
このページをブックマークに追加