UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40855

12.x/13.1 ChipScope - IBERT - Virtex-6 GTX の属性 TERMINATION_OVRD が間違って TRUE に設定される

説明

Virtex-6 GTX の IBERT コアで属性 TERMINATION_OVRD が TRUE に、TERMINATION_CTRL が 0x14 に設定されています。

MGTAVTTRCAL および MGTRREF ピンに接続されている外部キャリブレーション抵抗を使用するには、TERMINATION_OVRD を FALSE に設定する必要があります。

詳細は、 『Virtex-6 FPGA トランシーバー GTX ユーザー ガイド』 (UG366) を参照してください。

ソリューション

この値は、IBERT の DRP 設定で変更できます。この問題は ChipScope Pro tool 13.2 で修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35269 12.x ChipScope Pro - 既知の問題 N/A N/A
AR# 40855
日付 01/02/2013
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 CXT
  • Virtex-6 LXT
  • Virtex-6 SXT
ツール
  • ChipScope Pro - 12.4
  • ChipScope Pro - 13.1
IP
  • ChipScope Pro IBERT for Virtex-6 GTX
このページをブックマークに追加