UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40875

SPI-4.2 v11.1 - 透過ステータス モードで間違ったサイド バンド エラー信号がアサートされる可能性がある

説明

透過ステータス モードの SPI-4.2 v11.1 Source コアで、SRC_BRESP_ERR[3] 信号 (ステータス スペースへの書き込みトランザクション エラーとして定義されている) がステータス メモリ スペースへの読み出しおよび書き込みに対しアサートします。しかし、ステータス メモリは実際には透過モードでは存在しないので、有効なアドレスのない読み出し/書き込みトランザクションとして定義されている SRC_BRESP_ERR[4] をアサートするほうが適切です。

ソリューション

この問題は ISE Design Suite 13.2 の SPI-4.2 v11.2 コアで修正される予定です。
AR# 40875
日付 05/23/2014
ステータス アーカイブ
種類 一般
IP
  • SPI-4 Phase 2 Interface Solutions
このページをブックマークに追加