このデザイン アドバイザリは Virtex-6 FPGA 製品デバイスの GTH トランシーバーについて記載しています。製品シリコンへのアップデートをお知らせすることを目的としています。
このアドバイザリの CES エラッタは Virtex-6 FPGA HX255T、HX380T、および HX565T CES エラッタ (EN157) について言及しています。
https://japan.xilinx.com/support/documentation/errata/en157.pdf
CES エラッタ - サポートされている PCB トレース特性
製品シリコンの場合、「7-8 dB Insertion Loss Range with no TX Emphasis」のチャネルがアップデートされました。 このアップデートは、次のバージョンの『Virtex-6 FPGA GTH トランシーバー ユーザー ガイド』 (UG371) で「Channel Loss <= 7-8 dB with no TX Emphasis」の「RX Equalization」セクションのを参照してください。
CES エラッタ - RX イコライゼーションの自動適用
製品シリコンでは、Auto Mode の適用を使用するようにアップデートされています。このアップデートおよび詳細は、次のバージョンの『Virtex-6 FPGA GTH トランシーバー ユーザー ガイド』 (UG371) に含まれる予定です。 詳細は、「Channel Loss <= 7-8 dB with no TX Emphasis」の「RX Equalization」セクションを参照してください。
CES エラッタ - 近端 PMA ループバック (PMA_LPBK_CTRL_LANE<n>=2'b01 = post-driver)
この機能はサポートされていません。
CES エラッタ - GTH トランシーバーを使用した IEEE Std 1149.6 (AC-JTAG) テスト
製品シリコンでは、GTH トランシーバーで AC-JTAG が常に使用されるように設定する必要があります。このアップデートおよび詳細は、次のバージョンの『Virtex-6 FPGA GTH トランシーバー ユーザー ガイド』 (UG371) の AC-JTAG セクションに含まれる予定です。
CES エラッタ - 10 ギガビット イーサネット 64B/66B モー ドでの GTH TXUSERCLKOUT および RXUSERCLKOUT の操作に関するガイドライン
製品シリコンでは、10 ギガビット イーサネット 64B/66B モードで GTH トランシーバをコンフィギュレーションすると、TXUSERCLKOUT および RXUSERCLKOUT のデューティ サイクルが 30% 未満になります。ファブリック ロジックでは、TXUSERCLKOUT および RXUSERCLKOUT を立ち上がりクロック エッジでのみ使用してください。『Virtex-6 FPGA データシート : DC およびスイッチ特性』 (DS152) の MMCM CLKIN デューティ サイクルの仕様は、GTH トランシーバの TXUSERCLKOUT および RXUSERCLKOUT には該当しません。この記述は、次のバージョンの『Virtex-6 FPGA データシート : DC およびスイッチ特性』 (DS152) および『Virtex-6 FPGA GTH トランシーバ ユーザー ガイド』 (UG371) に含まれる予定です。
GTH トランシーバーの初期化シーケンスおよび属性のアップデート
製品シリコンのリセット シーケンスおよび属性のアップデートは、 Virtex-6 FPGA GTH Transceiver Wizard のパッチに含まれています。 詳細は、(Xilinx Answer 40902) を参照してください。
CES と製品デバイス間のビットストリームの互換性
CES のビットストリームを製品シリコンで使用したり、製品シリコンのビットストリームを CES で使用することはできません。
GTH トランシーバー基準クロックの最大周波数
製品シリコンの GHT トランシーバーの基準クロックの最大周波数は、スピード グレードが -2、-3 の場合は 700 MHz、スピード グレードが -1 の場合は 645 MHz です。詳細は、(Xilinx Answer 41022) を参照してください。
ザイリンクスのアラート設定のプリファレンスは、次から指定できます。
https://www.xilinx.com/support/myalerts
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
34565 | Virtex-6 FPGA のデザイン アドバイザリのマスター アンサー | N/A | N/A |
38596 | Virtex-6 FPGA GTH トランシーバー - 既知の問題およびアンサーのリスト | N/A | N/A |
AR# 40885 | |
---|---|
日付 | 03/01/2017 |
ステータス | アクティブ |
種類 | デザイン アドバイザリ |
デバイス |