UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40946

LogiCORE CPRI v3.2/v4.1 - 異なるライン レートのデュアル コア IP コンフィギュレーションをサポートする Spartan-6 の最小デバイスはどれか

説明

LogiCORE CPRI コア v3.2 で、異なるライン レートのデュアル コア IP コンフィギュレーションをサポートする Spartan-6 FPGA の最小デバイスはどれですか。

ソリューション

CPRI コアの異なるライン レートを使用するデュアル コア コンフィギュレーションは、xc6slx25t デバイスにフィットしません。 

デュアル コア コンフィギュレーションのデフォルトの設定では、GTPA1 から BUFIO を経由してアクセスできる 2 つの PLL が必要となるためです。 

xc6slx25t には PLL が 1 つしかありません。

次に従って、この問題を回避します。

  • 同じライン レートのデュアル コア コンフィギュレーションで次の最小デバイス (xc6slx25t) にフィットさせます。
  • または
  • 異なるライン レートのデュアル コア コンフィギュレーションで次の最小デバイス (xc6slx45t) にフィットさせます。

LogiCORE CPRI のリリース ノートおよび既知の問題は、(Xilinx Answer 36969) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
36969 LogiCORE IP CPRI - リリース ノートおよび既知の問題 N/A N/A
AR# 40946
日付 11/11/2016
ステータス アーカイブ
種類 既知の問題
IP
  • CPRI
このページをブックマークに追加