UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4100

3.1i XC9500 ファミリ Hitop - [未使用の I/O にプログラマブル グランド ピンを作成] オプションで指定したピンが PROHIBIT プロパティで除外されない

説明

キーワード : CPLD, Fitter, 9500, HITOP, PROHIBIT, property, programmable, ground, フィット, XC9500, プロパティ, プログラマブル, グランド

重要度 : 標準

概要 :
PROHIBIT プロパティを使用すると、特定のデバイス ピンが CPLD フィット ツールで使用されないように予約できますが、 [未使用の I/O にプログラマブル グランド ピンを作成] オプションをオンにすると、PROHIBIT プロパティを指定したピンを含め、すべての未使用ピンがデバイスのグランドに接続されます。

ソリューション

この問題は、最新版のサービス パックで修正されています。サービス パックは次のサイトからダウンロードできます。
http://support.xilinx.co.jp/support/techsup/sw_updates/

ピンの予約に PROHIBIT プロパティを使用せずに、デザインでダミー出力を作成すれば、サービス パックをインストールしなくてもこの問題を回避できます。

ハイ インピーダンスに維持されるダミー出力ピンを作成するには、トライステート出力バッファ (OBUFE など) をインスタンシエーションし、出力イネーブル ピン (E) をグランドに接続するのが簡単な方法です。 VHDL では、次のような方法を使用できます。

zero signal: bit :='0';
dummy_pin <= 'Z' when zero = '0' else '0';


AR# 4100
作成日 06/23/1998
最終更新日 08/23/2002
ステータス アーカイブ
タイプ 一般