UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 41051

Virtex-6 FPGA Integrated Block for PCI Express - x8 Gen 2 128 ビットの送信インターフェイスでシングル サイクル パケットが損失する可能性がある

説明

問題のあるバージョン : v2.1
修正されたバージョンおよびその他の既知の問題は、(ザイリンクス アンサー 45723) を参照してください。

x8 Gen 2 128 ビットの AXI Streaming インターフェイスを使用していると、送信インターフェイスでユーザーにより出力されているパケットがいくつか失われる可能性があります。

ソリューション

この問題はシングル サイクル パケットのみに影響します。つまり、128 ビット インターフェイスでは 1 クロック サイクルでTLP 全体が送信されるということです。また、パケットの出力時と同時に入力コンフィギュレーション トランザクションがある場合にのみこの問題が発生します。ザイリンクスではこの問題を調査中で、回避策が見つかり次第このアンサーは更新されます。

この問題は 64 ビットの AXI インターフェイスまたは古い 128 ビット TRN インターフェイスには影響しません。

改訂履歴
2012/01/18 - アンサー 45723 に修正バージョン情報を追加
2011/03/03 - 初版

注記 : 「問題のあったバージョン」は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45723 Virtex-6 FPGA Integrated Block for PCI Express - AXI インターフェイスの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 41051
日付 05/20/2012
ステータス アクティブ
種類 リリース ノート
デバイス 詳細 概略
IP
このページをブックマークに追加