AR# 41053

|

7 Series Integrated Block for PCI Express - シミュレーションのリンク アップに時間がかかりすぎる

説明


問題のあったバージョン : v1.1
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー 40469) を参照してください。

注記 : [バージョン] 列は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていません。

7 Series Integrated Block Wrapper のシミュレーションでテストベンチのサンプル デザインを使用すると、リンク アップするのに約 75 マイクロ秒かかります。

これは正しい数値ですか。

ソリューション


生成されたコアのソース ディレクトリにある pcie_gtx_7x.v ファイルを修正できます。この修正により、コアは約 35 マイクロ秒でリンク アップします。

この問題は、このコアの次のバージョンで修正される予定です。現ロジックには問題はなく、次の回避策を適用しなくてもハードウェア動作に影響を及ぼしません。

次の行を変更してください。
assign phy_rdy_n = !(&plllkdet[NO_OF_LANES-1:0] & clock_locked);

変更後 :
assign phy_rdy_n = (&phystatus_rst[NO_OF_LANES-1:0] & clock_locked);

改訂履歴
12/06/2011 - アンサー 40469 に修正バージョン情報を追加
03/03/2011 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40469 7 Series Integrated Block for PCI Express - Vivado 2012.4 および ISE 14.7 までのすべてのバージョンに対するリリース ノートおよび既知の問題 N/A N/A
AR# 41053
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
デバイス
People Also Viewed