UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 41170

13.1 PlanAhead - 「[HDLCompilers 26] "<Verilog file name>" Line # Could not find verilog include file 'xxx.vh」 というエラー メッセージが表示される

説明

PlanAhead で Synplify の PRJ ファイルをインポートし合成を実行すると、次のようなエラーが表示されます。

[HDLCompilers 26] "C:\test_proj\top.v" Line 15Could not find verilog include file 'defines.vh

インクルード ファイルは PRJ ファイルの -include_dir オプションで設定された場所に存在します。

この問題の原因と解決方法を教えてください。

ソリューション


PlanAhead 13.1 はインポートされた Synplify の PRJ ファイルにある include_dir オプションの設定を参照しません。

この問題を回避するには、ファイルをプロジェクトにインポートする必要があります。TCL コマンドの 「add_files -scan_for_includes」 もしくは [Project Manager] にある [Add Source Wizard] を使用します。

この問題は ISE Design Suite 13.2 で修正される予定です。
AR# 41170
日付 12/15/2012
ステータス アーカイブ
種類 一般
ツール
  • PlanAhead - 13
  • PlanAhead - 13.1
このページをブックマークに追加