説明

MIG 7 Series のリリース ノートおよび既知の問題は 1 つのアンサー レコードにまとめられ、見やすくなりました。詳細は、(ザイリンクス アンサー 45195) を参照してください。

このアンサーは、ISE Design Suite 13.2 でリリースされた Memory Interface Generator (MIG) 7 Series 1.2 のリリース ノートで、次の情報が記載されています。

• 一般情報
• ツール要件
• 新機能
• 修正点
• 既知の問題

インストール手順、CORE Generator の一般的な既知の問題、およびデザイン ツール要件は、『IP リリース ノート ガイド』 (XTP025) を参照してください。

ソリューション

一般情報

• ISE Design Suite 13.2
• 32 ビット Windows XP
• 32 ビット Linux Red Hat Enterprise 4.0
• 64 ビット/32 ビット Linux Red Hat Enterprise 4.0
• 64 ビット Windows XP
• 32 ビット Windows 7
• 64 ビット SUSE 10
• 64 ビット/32 ビット Linux Red Hat Enterprise 5.0
• 64 ビット Windows 7
• 32 ビット SUSE 10

新機能

• ISE Design Suite 13.2 ソフトウェアをサポート
• Kintex-7 低電圧および Virtex-7 低電圧デバイスをサポート
• Artix-7 FPGA デバイスをサポート
• DDR3 SDRAM RDIMM および SODIMM デザインをサポート
• RLDRAM II デザインをサポート
• DDR3 SDRAM および QDRII+ SRAM デザインで [Fixed Pin Out Selection] 機能をサポート
• DDR3 SDRAM and QDRII+ SRAM で [Verify Pin Changes and Update Design] 機能をサポート
• DDR3 SDRAM デザインで [PHY to Controller Clock Ratio of 2:1] モードをサポート
• すべてのインターフェイスで入力クロックの選択をサポート

修正点

• (ザイリンクス アンサー 40426) MIG 7 Series v1.1 - キャリブレーション完了直後にシミュレーションで要求されていない読み出しが見られる
  • CR 590991
• (ザイリンクス アンサー 40451) MIG 7 Series v1.1 - ODT および CKE に対し tIH 違反がメモリ シミュレーション モデルによって出力される
  
  • CR 590528
• (ザイリンクス アンサー 40452) MIG 7 Series v1.1 - メモリ インターフェイスには HR (High Range) バンクおよび HP (High Performance) バンクの両方を含めることができない
  
  • CR 588937
• (ザイリンクス アンサー 40453) MIG 7 Series v1.1 - メモリ バンク (データまたはアドレス/制御バンク) に clk_ref_i、sys_rst、およびステータス信号を配置可能か
  
  • CR 583661
• (ザイリンクス アンサー 42320) MIG v3.7 Virtex-6 および MIG 7 Series v1.1、DDR3 RDIMM - 列アドレス幅が間違っている
  
  • CR 611922
• (ザイリンクス アンサー 40578) MIG 7 Series v1.1 - QDRII+ デザインでは固定レイテンシ モードはサポートされていない
  
  • CR 589118
• (ザイリンクス アンサー 40579) MIG 7 Series v1.1 - QDRII+ デザインをカスタマイズし直すとバンク選択のページで以前の設定が記憶されない
  
  • CR 590052
• (ザイリンクス アンサー 40580) MIG 7 Series v1.1 - SBG324 および FBG484 パッケージには x36 QDRII+ パーツをフィットさせるのに十分な数のバンクがない
  
  • CR 589785
• (ザイリンクス アンサー 40871) MIG 7 Series v1.1 - QDRII+ デザインの最小周波数は 200MHz
  
  • CR 593577、CR 593921

(ザイリンクス アンサー 42665) MIG 7 Series v1.2 - MIG サンプル デザインが BitGen でエラーになる
(ザイリンクス アンサー 42836) MIG 7 Series v1.2 - 互換 Artix-7 デバイスに対して不正な PHASER_IN および PHASER_OUT 制約が生成される
(ザイリンクス アンサー 42678)13.2 BitGen - 「ERROR:Bitgen:342 - This design contains pins which are not constrained (LOC) to a specific location or have an undefined I/O Standard (IOSTANDARD)」というエラー メッセージが間違って表示される
(ザイリンクス アンサー 42811) MIG 7 Series v1.2 - タイミング モデルが不正なため PHY ハード ブロックでセットアップ エラーが発生する
(ザイリンクス アンサー 42808) MIG 7 Series v1.2 - タイミング モデルが不正なため PHY ハード ブロックでコンポーネント スイッチ制限エラーが発生する
(ザイリンクス アンサー 42831) MIG 7 Series v1.2 DDR3/QDRII+/RLDRAM II - シングルエンドのシステム クロックがあるデザインでコアの生成がエラーになる
(ザイリンクス アンサー 43250) MIG 7 Series v1.1 ～ v1.2 DDR3/DDR2 - 内部 VREF 制約がすべてのメモリ バンクに使用されない
(ザイリンクス アンサー 44019) MIG 7 Series v1.2 DDR3 - SIM_BYPASS_INIT_CAL = ''OFF'' はハードウェアでのみサポートされ、ビヘイビアー シミュレーションではサポートされない
(ザイリンクス アンサー 43908) MIG 7 Series v1.2 DDR3 - SIM_BYPASS_INIT_CAL = ''SIM_INIT_CAL_FULL'' オプションが UG586 に記載されていない

DDR3 SDRAM Memory Interface Designs

(ザイリンクス アンサー 42832) MIG 7 Series v1.2 DDR3 - FULL キャリブレーション モードが tREFI 要件に違反する
(ザイリンクス アンサー 42833) MIG 7 Series v1.2 DDR3 - RDIMM デザインで、メモリの初期化およびキャリブレーション プロセス中にパリティ エラーが発生する
(ザイリンクス アンサー 42834) MIG 7 Series v1.2 DDR3 - DDR3 SDRAM デザインのシミュレーション中に CKE ピンと ODT ピンで tIH および tIS 違反が発生する
(ザイリンクス アンサー 41981) MIG 7 Series v1.1 ～ v1.2 DDR3 SDRAM - Addr/Cntrl ピンは 1 つのバンクに制限する
(ザイリンクス アンサー 42559) MIG 7 Series v1.1 ～ v1.2 DDR3 SDRAM - 複数コントローラー デザインで reset_n ピンを異なるバンクに移動すると、ハード ブロック制約が不正に追加される
(ザイリンクス アンサー 42036) MIG 7 Series v1.1-v1.2 DDR3 - 内部/外部 VREF ガイドライン
(ザイリンクス アンサー 44527) MIG 7 Series v1.2 DDR3 - 1600Mbps のパフォーマンスを達成するためには 1.0V の最小 Vccint が要件

RLDRAM II メモリ インターフェイス デザイン

(ザイリンクス アンサー 42725)MIG 7 Series v1.2 - システム クロックを配置できる CC ペアがない

QDRII+ SRAM メモリ インターフェイス デザイン

(ザイリンクス アンサー 42726) MIG 7 Series v1.1-v1.2 QDRII+ - Cypress x36 コンポーネントの sim.do でモデル名が間違っている
(ザイリンクス アンサー 42729) MIG 7 Series v1.1-v1.2 QDRII+ - 作成した x36 メモリ パーツに対して不正なデータ幅が示される
(ザイリンクス アンサー 42730) MIG 7 Series v1.1-v1.2 QDRII+ - VEO インスタンシエーション ファイルで CLK_STABLE パラメーターに %CLK_STABLE が渡される

アンサー レコード リファレンス

サブアンサー レコード

関連アンサー レコード