UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 414

2.1i:NGD2EDIF:「WARNING:NgdHelpers:33 - NOTE:This design contains the undriven net "PRLD」というエラー メッセージが表示される

説明

キーワード:2.1i, ngdhelpers, 333, prld

重要度 :標準

概要:
このエラー メッセージは NGD2EDIF でタイミング ネットリストを生成中に表示されます。
WARNING:NgdHelpers:333 - NOTE: This design contains the undriven net "PRLD" which you could drive during simulation to get valid results.
writing EDIF file to 'time_sim.edn' ...

ソリューション

959500/XL/XV の電源が入ったとき、レジスタは INIT = S プロパティが指定されている場合、ある値でプリロードされます。INIT プロパティが何も指定されていない場合は、959500/XL/XV 内のレジスタは、値 0 でパワーアップします。フィッタ レポートでは、この値が .PRLD (プリロードの略) として記述されています。各レジスタに .PRLD が指定されている場合は、それを初期化しない限り GND に設定されます。初期化をすれば、VCC に設定されます。

パワーアップ時のプリロードをシミュレーションするには、PRLD 信号がトグルされ、レジスタを正しいパワーアップ ステートに設定する必要があります。このエラー メッセージはタイミング シミュレーションに関してのみ表示され、物理的なデバイスの動作には影響はありません。

XC9500?/XL/XV
AR# 414
作成日 09/20/1995
最終更新日 06/13/2002
ステータス アーカイブ
タイプ 一般