UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 41408

7 シリーズ - ハイ パフォーマンス バンクでの LVDS の配置方法

説明

7 シリーズ FPGA には、ハイ パフォーマンス (HP) およびハイ レンジ (HR) バンクが混合しています。HP バンクの最大 Vcco は 1.8V です。

HP バンクでの LVDS の定義方法を教えてください。

ソリューション

HR バンクの IOSTANDARD は LVDS_25、HP の IOSTANDARD は LVDS です。

LVDS および LVDS_25 の両方は、『7 シリーズ FPGA SelectIO ユーザー ガイド』 (UG471) に記載されています。

LVDS 入力は、Vcco=1.5V の HP バンクでサポートされていますが、振幅は Vcco の Vin 仕様から 0.2V を超えないようにする必要があります。

注記: 振幅 1.725V 以下では、問題は発生しません。内部 DIFF_TERM は 1.5V 電力のバンクではサポートされていないため、外部 100Ω の作動終端抵抗が必要になります。

HP および HR バンクの LVDS の電圧の互換性については、 (Xilinx Answer 40191) を参照してください。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40191 7 シリーズ - 1.8V LVDS および 2.5V LVDS 信号間の LVDS の互換性 N/A N/A
AR# 41408
日付 09/04/2017
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
  • Virtex-7 HT
このページをブックマークに追加