AR# 41495

MIG Virtex-6 DDR2/DDR3 - ECC のデザイン情報

説明


このアンサーには、Virtex-6 DDR2/DDR3 デザインの ECC ロジックに関する詳細が含まれます。

メモ : このアンサー レコードは、ザイリンクス MIG ソリューション センタ (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターには、MIG に関するすべての質問に対する回答が含まれます。MIG でデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


ECC_TEST の詳細:

ECC_TEST がオンに設定されていると、DRAM バス幅すべてがユーザー インターフェイスに渡されます。たとえば、DATA_WIDTH == 64 の場合、app_rd_data 幅は 288 です。

ECC_TEST がオンに設定されると、DRAM 読み出しデータすべてが app_rd_data で使用できるようになります。 書き込みデータの場合は、さらに 4 制御ビットがインプリメントされます。制御ビットは、計算された ECC またはapp_wdf_data に提供される余分なビットが ECC ビットの DRAM に書き込まれます。

ECC 信号 :

app_correct_en はビット フリッピングのみをディスエーブルにします。エラー表示信号はディスエーブルになりません。これにより、エラーの原因が取り除かれ、修正オペレーションが個別に監視されるようになります。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34316 MIG Virtex-6 DDR2/DDR3 - サポートされている機能 N/A N/A
AR# 41495
日付 01/31/2013
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP