使用法 ウィザード シミュレーション シリコン リビジョン別 ソフトウェア プロトコル別(Xilinx Answer 62616) 7 シリーズ GTX/GTH トランシーバー : 6.6Gbps より高いライン レートでの 8B10B 非スクランブル データに対する RXCDR_CFG 設定 (Xilinx Answer 60024) 7 シリーズ GTX デザインにおける In-System Eye Scan のインストール (Xilinx Answer 60697) userclk と userclk2 を異なるバッファーに接続することはできるか (Xilinx Answer 53788) 7 シリーズ - GT シリアル トランシーバーでの DRP ポート アクセス (Xilinx Answer 53107) 7 シリーズ GTX トランシーバー - 近端 PCS ループバック モードのでの推奨使用方法 (Xilinx Answer 53500) シリアル トランシーバー - GTX の REFCLK として GREFCLK が推奨されない理由 (Xilinx Answer 56894) 7 シリーズ GTX/GTH/GTP トランシーバー - 非スクランブル信号に対する DFE/LPM の最適な設定 (Xilinx Answer 50267) 8b10b が有効になっているプロトコルの 7 シリーズ GTX/GTH DFE/LPM のデフォルト設定を変更する必要がある (Xilinx Answer 47157) 7 シリーズ FPGA GTX/GTH トランシーバー - Digital Monitor を有効にするための正しい設定 (Xilinx Answer 54140) 7 シリーズ トランシーバー - コンフィギュレーション前のデバイスのトランシーバー ポートの終端値 (Xilinx Answer 50468) バッファー バイパス自動モードの場合の DLYSRESETDONE および PHALIGNDONE での 7 シリーズ GTX の最小パルス幅 (Xilinx Answer 51825) 7 シリーズ FPGA GTX での CTLE 自動適応モードの使用 (Xilinx Answer 42662) 7 Series GTX トランシーバー - TX および RX のレイテンシ値 (Xilinx Answer 46490) 7 シリーズ GTH トランシーバー - TX および RX のレイテンシ値 (Xilinx Answer 52431) Virtex-7 FPGA GTH トランシーバー、ACJTAG-IEEE 1149.6 - エンジニアリング サンプル (ES) シリコンの使用モード (Xilinx Answer 52844) 7 シリーズ GTX 製品版シリコン - OOB を使用しない場合の設定の変更 (Xilinx Answer 45148) 7 シリーズ GTX/GTH CTLE および DFE の停止設定 (Xilinx Answer 46024) 7 シリーズ GTX - フェーズ インターポレーター (PI) のフェーズの上書き方法 (Xilinx Answer 52744) Virtex-7 FPGA GTH トランシーバー : パッケージ別の電源供給グループ (Xilinx Answer 52668) Virtex-7 FPGA GTX/GTH トランシーバー - SLR バウンダリを越えるマルチレーン バッファーのバイパスがサポートされない (Xilinx Answer 44549) 7 シリーズ FPGA GTX/GTH/GTP トランシーバー - 基準クロックの位相ノイズ マスク (Xilinx Answer 44587) 7 シリーズ GTX/GTH/GTP トランシーバー - RX OOB 使用モード (Xilinx Answer 47443) 7 シリーズ FPGA GTH トランシーバーのデザイン アドバイザリ - パワーアップ/パワーダウン (Xilinx Answer 47817) Kintex-7 および Virtex-7 GTX トランシーバーのパワー アップ/パワー ダウンのデザイン アドバイザリ (Xilinx Answer 47342) Virtex-7 GTH シリアル トランシーバーのデザイン アドバイザリ - パッケージ図の訂正 (Xilinx Answer 47307) 7 シリーズ FPGA トランシーバー - RX が使用されない場合のレシーバー ピン MGTRXP/N の接続方法 (Xilinx Answer 41451) 7 シリーズ GTX トランシーバー - OPLL が使用されていない場合 MGTVCCAUX に何を接続するか (Xilinx Answer 43260) 7 シリーズ GTX トランシーバー - PMA モードでは RXSLIDE 機能と RX バッファー バイパスを同時に使用不可 (Xilinx Answer 43482) 7 シリーズ トランシーバー - コンフィギュレーション時のリセット要件 (Xilinx Answer 43420) ザイリンクス シリアル トランシーバー - LVDS 規格の基準クロックへの使用 (Xilinx Answer 45598) 7 シリーズ FPGA GTX/GTH トランシーバー - クワッドの使用優先度に関する情報 (Xilinx Answer 46200) 7 シリーズ GTP/GTX/GTH - RXBYTEISALIGNED の信頼性の問題 (Xilinx Answer 47331) 7 シリーズ FPGA GTX/GTH トランシーバー - MGTAVTT/MGTVCCAUX のパワー シーケンス要件がない (Xilinx Answer 43641) MGT - GTX/GTP/GTH で HSCL I/O 規格の REFCLK はサポートされるか (Xilinx Answer 56066) 7 シリーズ FPGA GTX/GTH/GTP トランシーバー: RX バッファーの最適な設定 - CLK_COR_MIN_LAT および CLK_COR_MAX_LAT (Xilinx Answer 54691) Vivado 2013.1 およびそれ以降のバージョンの 7 Series FPGAs Transceivers Wizard のリリース ノートおよび既知の問題 (Xilinx Answer 63817) 7 Series FPGAs Transceivers Wizard Example Design v3.5 - tx|rxoutclk をチェックするクロック供給リソースの使用 (Xilinx Answer 63110) 7 Series FPGAs Transceivers Wizard のデザイン アドバイザリ - Vivado 2013.4 から 2014.4 で DFE が不正にホールドに設定される (Xilinx Answer 61875) QPLL ベースの 7 シリーズ FPGA GTX/GTH デザイン - コンフィギュレーション後最低 500ns は QPLLPD をイネーブルにするべきではない (Xilinx Answer 59294) GT ウィザードのデザイン アドバイザリ - CPLL が原因で電源を投入したときに 7 シリーズ GT に電源スパイクが発生する (Xilinx Answer 60356) 7 Series FPGAs Transceivers Wizard v3.2 またはそれ以前のデザイン アドバイザリ - 必須の XDC 制約アップデート (Xilinx Answer 59612) 7 シリーズ GTX - バッファー バイパス モード: パラメーター PCS_RSVD_ATTR を正しく設定する方法 (Xilinx Answer 57592) GTX を使用するサンプル デザインをインプリメントすると v7ht.tcl ファイルに関する警告メッセージが表示される (Xilinx Answer 61303) 7 Series Transceiver Wizard 3.3 - [TX off] がオンになっている場合に VHDL エラーが発生する (Xilinx Answer 60489) 7 Series FPGAs Transceivers Wizard v3.2 以前のデザイン アドバイザリ - GTH/GTP プロダクションの RX リセット シーケンスが停止することがある (Xilinx Answer 61155) 7 Series FPGAs Transceivers Wizard v3.2 - GTH ウィザードで不正な属性が生成される (Xilinx Answer 59150) 7 Series FPGA GTX/GTH Transceivers Wizard v3.1 - Tx バッファーのバイパスが auto モードでは問題になる (Xilinx Answer 58244) 7 シリーズ FPGA GTX トランシーバーのデザイン アドバイザリ - DFE モードでの RXDFEXYDEN ポートのアップデート (Xilinx Answer 61161) V3.17 - Series FPGAs Transceivers Wizard - 間違った GTREFCLK ポート名がサンプル デザインで生成されることがある (Xilinx Answer 61154) v3.17 - Series FPGAs Transceivers Wizard - LPM モードおよび近端 PMA ループバックを同時に選択すると、シミュレーションでエラーが発生する (Xilinx Answer 60488) 7 Series FPGA Transceivers Wizard v3.0 : ウィザードのリセット FSM を使用すると GTX/GTH/GTP リセット シーケンスが正常に完了しないことがある (Xilinx Answer 58608) 7 Series FPGAs Transceivers Wizard Example Design v3.0 - tx|rxoutclk をチェックするクロック供給リソースの使用 (Xilinx Answer 59184) 7 Series FPGAs GTX/GTH Transceivers Wizard v3.1 - EXAMPLE_SIMULATION が gtwizard_0_tx_startup_fsm.v に渡されない (Xilinx Answer 55009) 7 シリーズ FPGA GTX/GTH/GTP トランーバーのデザイン アドバイザリ - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラーの変更 (Xilinx Answer 56117) 7 シリーズ GTX/GTH/GTP の TX バッファー バイパス ポートの設定がユーザー ガイドと異なる (Xilinx Answer 55791) 7 Series FPGAs Transceivers Wizard のデザイン アドバイザリ - v2.5 のウィザードの必須アップデート (Xilinx Answer 55366) 7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリ - Transceiver Wizard で最適でない RX 終端使用モードが設定される (Xilinx Answer 53396) 7 Series FPGAs Transceiver Wizard v2.4 - 既知の問題およびリリース ノート (Xilinx Answer 52868) 7 シリーズ FPGA GTX トランシーバー - 16 ビット データ パス モードを使用した場合の -1 スピード グレードでのライン レート/USRCLK の制限 (Xilinx Answer 52263) 7 Series FPGAs Transceivers Wizard v2.3 - リリース ノートおよび既知の問題 (Xilinx Answer 50299) 7 Series FPGAs Transceivers Wizard および Aurora 8B10B/64B66B コア - Zynq デバイスでの GTX トランシーバーのサポート (Xilinx Answer 50890) Vivado Design Suite 2012.2/2012.3/2012.4 での 7 Series FPGAs Transceivers Wizard フロー (Xilinx Answer 50827) 7 Series FPGAs Transceivers Wizard v2.2 - リリース ノートおよび既知の問題 (Xilinx Answer 47477) 7 Series FPGAs Transceivers Wizard v2.1 - リリース ノートおよび既知の問題 (Xilinx Answer 47304) Aurora 8B10B v8.1/64B66B v7.1 および 7 シリーズ Transceiver Wizard (ISE 14.1/Vivado 2012.1) - XQ7VX690T/TL RF1930 デバイス用に Aurora コア/GT ラッパーを生成する方法 (Xilinx Answer 46048) 7 Series FPGA Transceiver Wizard - ウィザードまたは ISE バージョンでサポートされるシリコン リビジョン (Xilinx Answer 47054) 7 Series FPGAs Transceiver Wizard - SONET にユーザー定義のカンマを使用できない (Xilinx Answer 45685) 7 Series FPGAs Transceivers Wizard v1.6 - リリース ノートおよび既知の問題 (Xilinx Answer 44988) 7 シリーズ FPGA Transceivers Wizard v1.5 - 8B10B を使用する場合の内部および外部データ幅が誤っている (Xilinx Answer 44463) 7 Series FPGAs Transceivers Wizard v1.5 - リリース ノートおよび既知の問題 (Xilinx Answer 42809) 7 Series FPGAs Transceivers Wizard v1.4 - リリース ノートおよび既知の問題 (Xilinx Answer 40748) 7 Series FPGAs Transceivers Wizard v1.3 - リリース ノートおよび既知の問題 (Xilinx Answer 41773) ７ シリーズ GT ウィザード : TX および RX での個別ライン レートのサポート (Xilinx Answer 42591) 7 シリーズ FPGA トランシーバー ウィザード - TX/RX バッファー バイパス属性の設定 (Xilinx Answer 47492) 7 シリーズ GTH/GTP - バッファー バイパスのデフォルト属性設定 (Xilinx Answer 60114) 7 シリーズ トランシーバー IBIS-AMI モデルはどこから入手できますか。 (Xilinx Answer 61175) 7-Series GTX IBIS-AMI モデルおよび GTX パラメーターの対照表 (Xilinx Answer 63745) IBIS-AMI シミュレーション キット : パッケージ Scattering パラメーター モデルの内容 (Xilinx Answer 46083) 64 ビット バージョン GTX IBIS-AMI モデルの DLL ファイルはありますか。 (Xilinx Answer 44940) 7 シリーズ HSPICE モデル (Xilinx Answer 47318) 7 シリーズ FPGA GTH トランシーバー - シミュレーション実行時間が長い (Xilinx Answer 42842) 7 シリーズ GTX トランシーバー - PLLREFCLK 選択の変更によって ISE 13.1 で発生するシミュレーション問題 (Xilinx Answer 47318) 7 シリーズ FPGA GTH トランシーバー - シミュレーション実行時間が長い (Xilinx Answer 47494) 7 シリーズ GTX IBIS - AMI モデルのアドバンス使用モード (Xilinx Answer 51198) 7 シリーズ GTX 高速シミュレーション モデル - ISE 環境で GTXE コンポーネントのシミュレーション時間を速める (Xilinx Answer 47171) シリアル トランシーバーでの Modelsim 10.1 の問題 (Xilinx Answer 43489) Virtex-7、Kintex-7 - IBIS-AMI シミュレーションの正確なセットアップ方法 (Xilinx Answer 51714) 7 シリーズ GTX - IBIS-AMI モデル v2.1 の Stat モデルでは LPM モードのシミュレーションはサポートされない (Xilinx Answer 56332) Virtex-7 GTH のデザイン アドバイザリ - プロダクション シリコンの QPLL 属性のアップデート (Xilinx Answer 43244) Kintex-7 FPGA および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - 初期 ES シリコンに関する属性のアップデート、問題、および回避策 (Xilinx Answer 45360) Kintex-7 FPGA および Virtex-7 FPGA GTX トランシーバーのデザイン アドバイザリ - 初期 ES シリコンに関する属性のアップデート、問題、および回避策 (Xilinx Answer 45410) 7 シリーズ GTX トランシーバー- IES から GES シリコンへの GTX の移行 (Xilinx Answer 47128) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 初期エンジニアリング サンプル (IES) の属性アップデート、問題、回避策 (Xilinx Answer 50617) Kintex-7 および Virtex-7 FPGA プロダクション GTX トランシーバーのデザイン アドバイザリ (Xilinx Answer 51625) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - エンジニアリング サンプル (ES) の属性アップデート、問題、回避策 (Xilinx Answer 51884) Kintex-7/Virtex-7 GTX プロダクション シリコンの CDR 属性アップデートに関するデザイン アドバイザリ (Xilinx Answer 53779) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - プロダクション シリコンの RX リセット シーケンス要件 (Xilinx Answer 52040) IBERT - EyeScan が 7 シリーズ GTH の 20/40 ビット RX 内部データ幅でサポートされない (GES シリコン) (Xilinx Answer 56820) 7 シリーズ GTX トランシーバー - プロダクション シリコンにおける EyeScan の消費電力 (Xilinx Answer 43339) 7 シリーズ FPGA GTX トランシーバー - ソフトウェア使用モデルの変更 (Xilinx Answer 63076) -1/-2 スピード グレードに対して GT 基準クロックが 820MHz に設定されていると「CRITICAL WARNING: [Timing 38-282]」というクリティカル警告メッセージが表示される (Xilinx Answer 63225) 7 シリーズ GTX/GTH - ファブリック ロジックの駆動に QPLLOUTREFCLK を使用するとクリティカル警告メッセージが表示される (Xilinx Answer 53920) 7 シリーズ GTX - Virtex-7 から Kintex-7 に切り替えると配置エラーが発生する (Xilinx Answer 63869) 7 シリーズ FPGA GTX/GTH/GTP トランシーバー - SATA プロトコルでの CDR の使用について (Xilinx Answer 53364) 7 シリーズ FPGA GTX/GTH トランシーバー - SATA Gen 1、Gen 2、Gen 3 の最適パフォーマンスを得るための推奨事項および設定 (Xilinx Answer 44788) 7 シリーズ FPGA GTH トランシーバー - PCI Express レシーバーの検出時間 (Xilinx Answer 59035) 7 シリーズ FPGA GTX/GTH トランシーバーのデザイン アドバイザリ - QPLL が PCIe Gen1/Gen2 でサポートされない
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 54480 | LogiCORE IP JESD204 - Vivado 2013.1 およびそれ以降のバージョンのリリース ノートおよび既知の問題 | N/A | N/A |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 44988 | 7 シリーズ FPGA Transceivers Wizard v1.5 - 8B10B を使用する場合の内部および外部データ幅が誤っている | N/A | N/A |