UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 41652

MIG v3.7 ~ v3.8 Virtex-6 DDR3 - Traffic Generator の error_status に正しい値がラッチされない

説明

read_data_path.vhd/v モジュールでのデータのさまざまな部分で使用されているパイプライン段数が異なるため、tg_status.vhd/v ファイルからの error_status 出力信号に正しい値がラッチされません。

エラー ステータスの遷移に予測データ値または実際のデータ値が揃わないので、error_status 信号を予測データ値または実際のデータ値のエラー値として使用できません。

tg_status の cmp_data_o でキャプチャされる予測データは data_error_o と 1 サイクルずれており、tg_status の rd_mdata_o でキャプチャされる実際のデータは data_error_o と 2 クロック サイクルずれているようです。

ソリューション

追加のパイプライン段を考慮して、read_data_path.vhd/.v を変更する必要があります。次の read_data_path.vhd/.v には追加のパイプライン段が含まれており、既存の existing read_data_path.vhd/.v に置き換えて使用できます。


この問題は、13.3 で修正される予定です。

アンサー レコード リファレンス

関連アンサー レコード

AR# 41652
日付 05/19/2012
ステータス アーカイブ
種類 既知の問題
デバイス
  • Virtex-6 LXT
  • Virtex-6 CXT
  • Virtex-6 HXT
  • More
  • Virtex-6 LX
  • Virtex-6 SXT
  • Less
ツール
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
IP
  • MIG
このページをブックマークに追加