AR# 41706

MIG 7 Series - FPGA バンクを 2 つのメモリ インターフェイスで共有できるか

説明

2 つの MIG インターフェイスで FPGA バンクを共有することはできますか。

メモリ インターフェイスを 1 つ含むバンクに未使用の T* バイト グループが含まれているいる場合、これらのバイト グループを異なるメモリ インターフェイスに割り当てることはできますか。

ソリューション

複数のメモリ コントローラーで FPGA バンクを共有することはできません。

各 MIG インターフェイス バンクにそれぞれ個別の PHY 制御ブロックが必要です。

PHY 制御ブロックは、バンク内の FIFO および位相器を制御する専用ロジックです。

アドレス/制御およびデータ バイトの両方のグループはバンク内の PHY 制御ブロックを使用し、また、1 つの FPGA バンクには PHY 制御ブロックは 1 つしか存在しません。

そのため、2 つの インターフェイスで 1 つのバンクを共有することは不可能です。

これについては、『7 シリーズ FPGA メモリ インターフェイス ソリューション ユーザー ガイド』 (UG586) の「設計ガイダンス」 セクションを参照してください。


アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51317 MIG 7 Series DDR2/DDR3 - ピン配置およびバンク要件が満たされているかどうかの確認 N/A N/A
51676 MIG 7 Series ソリューション DDR2/DDR3 - サポートされている機能 N/A N/A

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
60952 MIG 7 Series - 固定ピン配置モードでのピン配置検証では複数のコントローラーに対するチェックが実行されない N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
60952 MIG 7 Series - 固定ピン配置モードでのピン配置検証では複数のコントローラーに対するチェックが実行されない N/A N/A
AR# 41706
日付 08/13/2014
ステータス アクティブ
種類 一般
デバイス
IP