UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4174

1.5i 9500/XL Fitter - 組み合わせラッチにマクロセルが 1 つではなく、 2 つ使用されている

説明

キーワード:CPLD, Fitter, 9500, combinatorial, latch, NOREDUCE, M1.4, M1.5I, 組み合わせ, ラッチ

重要度 :標準

概要:
いくつかの組み合わせフィードバック ラッチに対し、マクロセルが 1 つではなく 2 つ使用されており、その結果、マクロセルのフィードバック遅延が 1 つ追加されてしまいます。通常、これらのラッチの出力ネットに適用されている NOREDUCE プロパティが、フィードバック ループのブレークポイントを決定します。

ソリューション

1

フィッタが、NOREDUCE ネットの位置ではなく、不正にラッチの真ん中で処理を中断してフィードバック ループを抜けてしまう場合、COLLAPSE プロパティをラッチの中間にあるネットに適用して、そのネットをラッチの出力ネットと同じマクロセルに出力します。

2

効率のよい組み合わせフィードバック ラッチのインプリメントを利用したデザイン例を、http://www.xilinx.com/txpatches/pub/applications/misc/latch_9k.zipから入手することができます。このソリューションには、3 つのパターンがあります。ABEL のマクロを使用した VHDL インスタンシエーションおよび回路図です。3 つのデザイン例はそれぞれ、Foundation 1.5 のプロジェクトとして上記の ZIP ファイルに含まれています。
AR# 4174
作成日 06/30/1998
最終更新日 06/13/2002
ステータス アーカイブ
タイプ 一般