UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 41752

MIG 7 シリーズ DDR3/DDR2 - x16 インターフェイスを 1 つのバンクに収めることは可能か

説明

MIG で x16 インターフェイスを生成する場合、x16 DDR3/DDR2 インターフェイスを 1 つのバンクに収めることはできますか。

ソリューション

x16 インターフェイスを 1 つのバンクに収めることは可能です。ただし、x16 インターフェイスを 1 つのバンクに収めることが適切かどうかは、x16 コンポーネントの集積度 (アドレス ピンの数など)、下に説明するピン削減手法の使用、およびターゲット データ レートによって異なります。x16 インターフェイスを 1 つのバンクに配置する場合は、次の方法を使用してインターフェイス ピンの数を減らすことを考慮してください。
  1. 内部 Vref を使用します。内部 Vref を使用すると、Vref ピンを通常の I/O ピンとして使用できるようになり、入力を使用する各バンクで 2 つのピンが追加されます。注記 : データ レートが 800Mb/s 未満の場合のオプションは内部 Vref のみです。(ザイリンクス アンサー 42036) を参照してください。
  2. シングル ランク コンフィギュレーションで CS_N をディスエーブルにします。チップ セレクトは、マルチランク コンフィギュレーションの FPGA からのみ駆動する必要があります。シングル ランク コンフィギュレーションでは、CS_N が常にイネーブルになっており、メモリ コンポーネントのピンを Low (アクティブ Low 信号) に接続できます。
    • ISE 13.2 ソフトウェアでリリースされている MIG 1.2 から、[Memory Options] ページに [Controller Chip Select Pin] オプションが含まれています。これを [Disable] に設定すると、インターフェイスから CS_N ピンが削除され、使用可能な I/O ピンが 1 つ増えます。
  3. データ マスク (DM) をディスエーブルにします。データをマスクする必要のないデザインでは、MIG 7 Series ツールで [Data Mask] をオフにします。これにより、DQS バイト グループごとに 1 つの I/O ピン (1 つの x16 インターフェイスで 2 つの I/O ピン) が使用できるようになります。
  4. 2 つの I/O ピン (VRN/VRP) を使用できるようにするには、DCI カスケードを使用します。VRN/VRP ピンは T* バイト グループには含まれていないので注意してください。データ グループの信号は VRN/VRP には配置できません。RESET _N は常に使用可能な VRN/VRP 信号に配置できます。次のすべての条件が満たされている場合、残りのアドレス/制御信号は VRN/VRP にのみ使用できます。詳細は『7 シリーズ FPGA メモリ インターフェイス ソリューション ユーザー ガイド』 (UG586) のデザイン ガイドラインのセクションを参照してください。
    • DCI カスケードが使用されている。
    • 近接するバイト グループ (T0 または T3) がアドレス/制御バイト グループとして使用されている。
    • 近接するバイト グループ (T0 または T3) に未使用のピンがある、または CK 出力がそのバイト グループに含まれている。
  5. VRN および VRP 信号 (または HR 列のバンクなど、非バイト グループの信号) は 1 つのバンクの上下の信号です。アドレス/制御用に VRN および VRP の両方の信号を使用するには、そのバンクの T0 および T3 にアドレス/制御バイト グループを配置します。これで、1 つのアドレス/制御バイト グループが VRN の隣、もう 1 つを VRP の隣に配置されます。
  6. リセット信号を別のバンクに移動します。これには、選択したバンクの Vcco によってレベル シフターが必要な場合があります。これはメモリへの非同期信号なので、このピンはどのバンクにでも配置できます。reset_n が別のバンクに移動した場合、正しい機能を得るためにタイミングが満たされていることを必ず確認してください。
  7. 同じ I/O 列の別のバンクから入力 sys_clk ペアを駆動します。クロッキング ガイドラインの詳細は、(ザイリンクス アンサー 40603)を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46227 MIG 7 シリーズ ソリューション センター - 主な問題 N/A N/A
51317 MIG 7 Series DDR2/DDR3 - ピン配置およびバンク要件が満たされているかどうかの確認 N/A N/A

関連アンサー レコード

AR# 41752
日付 02/20/2013
ステータス アクティブ
種類 ソリューション センター
デバイス
IP
このページをブックマークに追加