UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4188

5.1i タイミング - 負数のオフセット、セットアップ、ホールド タイムがレポートされない

説明

キーワード : timing, Timing Analyzer, negative, OFFSET, setup, hold, minimum, zero, 3.1i, 4.1i, 5.1i, タイミング, ネガティブ, 負数, セットアップ, ホールド, 最小, ゼロ

重要度 : 標準

概要 :
クロックがローカル配線に配置されている場合、クロック遅延が入力パス遅延より大きくなる可能性があります。 OFFSET 制約が問題の入力に設定されている場合は、TRCE/Timing Analyzer で負数の OFFSET がレポートされます。 同様の結果がセットアップおよびホールド タイムにも見られることがあります。

ソリューション

1

TIMESPEC を CLK ネットに設定します。 これで TRCE/Timing Analyzer でクロック ラインの遅延を分析できるようになります。

例 :

TIMESPEC TS01 = FROM PADS(CLK) TO FFS 10ns;

CLK はパッドとバッファ間のネット名を指します。

2

データ パスに遅延を追加する方法もあります。 フリップフロップを IOB から離れた位置に移動すれば、遅延を追加できます。
AR# 4188
作成日 08/31/2007
最終更新日 01/18/2010
ステータス アーカイブ
タイプ 一般