AR# 41909

Virtex-6 GTH トランシーバー - TX および RX のレイテンシ値

説明

アンサーには、Virtex-6 GTH トランシーバーの TX および RX レイテンシの値が含まれています。この表は、『Virtex-6 FPGA GTH Transceiver User Guide』 (UG371) に追加される予定です。

ソリューション

データ モード
ファブリック インターフェイス

データ幅
PCS (TX)PCS (RX)PMA (TX)PMA (RX)
最小値最大値最小値最大値最小値最大値最小値最大値
UIUIUIUIUIUIUIUI
RAW16、32、6448644864221717
RAW20、40、8060806080222121
8B10B16、32、648010080100222121
64B66B(1)64178226278376221717



メモ :

(1) TX ワイヤのビット 0 出力に対する MAC → PCS クロックの立ち上がりエッジ; タイム データへのワイヤで受信したビット 0 は RX の PCS → MAC にあります。



上記の表には、PCS および PMA の TX および RX のレイテンシ値が表示されます。 また、TX FIFO および RX FIFO という FIFO が 2 個あり、これらのレイテンシを考慮する必要があります。これらの FIFO のレイテンシは、次のとおりです。



ブロック最小値 (UI)最大値 (UI)
TX FIFO1* n(2)4* n(2)
RX FIFO1 * n(2)4 * n(2)


メモ :

(2) 'n' は、ファブリック インターフェイスのデータ幅です。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
38596 Virtex-6 FPGA GTH トランシーバー - 既知の問題およびアンサーのリスト N/A N/A
AR# 41909
日付 02/04/2013
ステータス アクティブ
種類 一般
デバイス