UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4191

V1.5 CORE Generator - Virtex ブロック RAM の COE サンプル ファイルについて

説明

キーワード : Virtex, CORE Generator, COREGEN, Coregen, block RAM, COE, ブロック RAM

重要度 : 標準

概要 :
Virtex のブロック RAM 用の COE サンプル ファイルは $XILINX/coregen/data ディレクトリにあります。

ソリューション

1

シングル ポート ブロック RAM の COE ファイル
-------------------------------


---- Clip here ----
component_name=myspbram;
Depth = 256;
Data_Width = 32;
Radix = 16;
Default_Data = FFF;
MEMORY_INITIALIZATION_VECTOR = FF0,F0F,0FF,FF4,F4F,4FF,FF8,F8F,8FF;

2

Dual Port Block RAM .coe file
-----------------------------


---- Clip here ----
component_name=mydpbram;
Depth_A = 4096;
Data_Width_A = 16;
Depth_B = 1024;
Data_Width_B = 64;
Radix = 2;
Default_Data = 10101010;
MEMORY_INITIALIZATION_VECTOR=
1111111111111110,
1111111111111101,
1111111111111011,
1111111111110111;
AR# 4191
作成日 08/31/2007
最終更新日 05/13/2010
ステータス アーカイブ
タイプ 一般