UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42036

MIG 7 Series - 内部/外部 VREF ガイドライン

説明

7 シリーズ FPGA では、入力参照電圧 (VREF) を供給するのに、外部電源または内部 VREF を使用できます。

7 Series MIG DDR3 デザインで内部 VREF または外部 VREF を使用する際に、ガイドラインはありますか。

注記 : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターには、MIG に関する質問を解決するのに役立つ情報が記載されています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション

800Mb/s (400 MHz) 以下で動作する DDR3 SDRAM インターフェイスでは、内部 VREF を使用して I/O ピンを 2 本節約するか、外部 VREF を使用できます。VREF は、DDR3 インターフェイスの入力ピン (DQ/DQS) を含むバンクに必要です。

7 Series MIG ツールには、[FPGA Options] ページに内部 VREF を選択する [Internal Vref] オプションがあります。このオプションを正しく選択することで、UCF 制約で内部 Vref が有効に設定されます。

注記 : VREF は入力にのみ必要なので、MIG ピン配置に出力のみのバンクが含まれる場合 (アドレス/制御グループ)、内部 VREF または外部 VREF の選択に関係なく、VREF ピンはアドレス/制御信号または GPIO に使用できます。

その他の情報

外部 VREF 仕様の場合は、適切な7 シリーズ FPGA DC およびスイッチング特性のデータシート、
http://japan.xilinx.com/support/documentation/7_series_data_sheets.htm を参照してください。

一般的な VREF、内部 VREF および DCI 情報については、『7 シリーズ FPGA SelectIO リソース ユーザー ガイド』 (UG471) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

関連アンサー レコード

AR# 42036
日付 08/06/2013
ステータス アクティブ
種類 ソリューション センター
デバイス 詳細 概略
IP
このページをブックマークに追加