UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42155

13.1 EDK、MicroBlaze - FSL カスタム IP を非同期クロックを使用するようコンフィギュレーションする方法

説明

Configure Coprocessor Wizard を使用すると、同期モードで FSL カスタム IP を MicroBlaze プロセッサに簡単に接続できます。非同期クロックを使用する FSL ペリフェラルを作成するにはどうしたらよいですか。

ソリューション

FSL バスを非同期クロック モードにコンフィギュレーションするには、次の手順に従います。
1. C_ASYNC_CLKS = 1 を設定します。
2. FSL バス インスタンスの C_READ_CLOCK_PERIOD を設定します。このパラメーターは、クロック ドメイン間の非同期パスのタイミング制約を設定します。
3. FSL_S_Clk をスレーブ クロック、FSL_M_Clk をマスター クロックに接続します。FSL バスおよびカスタム IP のこれらのポートは、どちらも入力ポートです。
AR# 42155
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
  • EDK - 13.1
IP
  • FSL v20
  • Microblaze
このページをブックマークに追加