UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4216

4.2i Foundation, タイミング シミュレーション - Foundation Logic Simulator で内部階層を維持する方法について

説明

キーワード: simulation, timing, hierarchy, flat, flatten, checkpoint, シミュレーション, タイミング, 階層, 平坦, チェックポイント

重要度:標準

概要:
デフォルトでバックアノテートされたネットリストは、NGD2EDIF で平坦化されます。このユティリティは、インプリメンテーション中に Flow Engine で実行されます。 階層を維持するネットリストは生成できますか。

ソリューション

次の手順に従って、生成できます。

1. Foundation Project Manager で [Tools] → [Simulation/Verification] → [Checkpoint Gate Simulation Control] をクリックします。 [Checkpoint Simulation] ダイアログ ボックスが表示されます。

2. バージョンを選択し、NGD ファイルをハイライトします。

3. [Flat Netlist] チェック ボックスをオフにして [OK] をクリックします。 これにより、階層を維持するオプションで NGD2EDIF を再実行でき、完了後に Foundation Logic Simulator を起動できます。
AR# 4216
作成日 07/09/1998
最終更新日 08/12/2003
ステータス アーカイブ
タイプ 一般