UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42164

7 シリーズ Integrated Block Wrapper v1.1 for PCI Express - ターゲット デバイスが Virtex-7 -1 スピード グレードのとき、x8 gen2 コアでコンポーネントのスイッチング制限エラーが発生する

説明


既知の問題 : v1.1

ターゲット デバイスが -1 スピード グレードの Virtex-7 の場合、7 シリーズ Integrated Block Wrapper v1.1 for PCI Express の CORE Generator カスタマイズ GUI では x8 gen 2 コアを選択できません。デザインで MAP を実行すると、専用ブロック RAM にコンポーネントのスイッチング制限エラーが発生します。

7 シリーズ Integrated Block for PCI Express の既知の問題の一覧は、(ザイリンクス アンサー 40469) を参照してください。

ソリューション

x8 Gen 2 (5GT/s) コアには、-2 または -3 スピード グレードの Virtex-7 が必要です。この問題は、v1.2 ISE 13.3 Design Suite GUI で修正される予定です。

改訂履歴
2011/10/18 - 初期リリース

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40469 7 Series Integrated Block for PCI Express - Vivado 2012.4 および ISE 14.7 までのすべてのバージョンに対するリリース ノートおよび既知の問題 N/A N/A
AR# 42164
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
このページをブックマークに追加