AR# 42251

UG534 - NV メモリへメイン IIC バスを接続するためのピン配置

説明

『ML605 ハードウェア ユーザー ガイド v1.5』 (UG534) の 44 ページにある表 1-18 に、IIC メモリの接続が記載されています。SDA ピンは N10、SCL ピンは P11 と表示されていますが、回路図と一致しません。
どちらの情報が正しいですか。

ソリューション

回路図に記載されている IIC メモリ接続のピン配置の情報が正しいので、この情報を参照してください。

SCL ピンは AK9
SDA ピンは AE9

表 1-18 は UG534 (v1.6) でアップデートされ、正しい IIC メモリの接続が記載されています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34836 Virtex-6 FPGA ML605 評価キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A
AR# 42251
日付 09/18/2013
ステータス アクティブ
種類 一般
Boards & Kits