UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 4227

4.1i CORE Generator - XC4000 のシングル ポート RAM、デュアル ポート RAM、レジスタ付き ROM、SDA FIR フィルタでデータ幅が 31 以下に制限される

説明

キーワード : data, width, limited, 31, single, dual, port, RAM, ROM, SDA, FIR, FIFO, データ, 幅, 制限, シングル, デュアル, ポート

重要度 : 標準

概要 :
現在のところ、次のファンクションはデータ幅が 31 以下に制限されます。

- レジスタ付きシングル ポート RAM
- レジスタ付きデュアル ポート RAM
- レジスタ付き ROM
- SDA (Serial Distributed Arithmetic) FIR フィルタ
- レジスタ付き FIFO

SDA FIR フィルタでは、入力データ幅が 24 に制限されます。

ソリューション

これらのモデルの入力幅に制限があるのは、入力係数が VHDL 整数データ タイプで表現されているためです。 VHDL 整数データ タイプは、定義上 32 ビット データ タイプですが、32 ビット データ タイプを入力として使用すると、ビヘイビア シミュレーションを実行中に出力で演算オーバーフローが発生することがあります。


参照番号 #104045
AR# 4227
作成日 07/12/1998
最終更新日 10/09/2003
ステータス アーカイブ
タイプ 一般