AR# 42621

LogiCORE CPRI v4.1- 2 つの CPRI コア間のライン スピードの交渉のシミュレーションをスピードアップさせる方法

説明

2 つの CPRI コア間のライン スピードの交渉のシミュレーションをスピードアップしようとしています。CPRI 仕様 v4.1 セクション 4.5.3.2 「State B - L1 Synchronization and Rate Negotiation」には、マスターはライン スピードを T1 = 0.9-1.1 秒ごとに変更し、スレーブは T1' = 3.9-4.1 秒ごとに変更するという記述があります。

シミュレーションにはこれは長すぎます。CPRI コア シミュレーションでこれらの時間を短縮する方法はありますか。

ソリューション

生成されたコアの自動交渉時間は短縮することができません。ソース コードのライセンスがある場合、cpri_gen.vhd の link_manager のインスタンシエーションで C_SPEEDUP_SPEEDNEG を true に設定することができます。

ない場合は、サンプル デザイン ループバック テストベンチを使用して、異なるスピードで動作をテストすることができます。シミュレーション開始時点でスピードを変更するには write_speed_capability ファンクションを使用できます。これで、ループバックされたリンクが異なるスピードに変更されるようになるはずです。

LogiCORE CPRI のリリース ノートおよび既知の問題は、(Xilinx Answer 36969) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
36969 LogiCORE IP CPRI - リリース ノートおよび既知の問題 N/A N/A
AR# 42621
日付 03/15/2017
ステータス アーカイブ
種類 一般
IP