AR# 42626

7 Series Integrated Wrapper for LogiCORE CPRI - Port Changes in GTXE2_Common Wrapper in ISE Design Suite 13.2

説明

Customers using the13.1 ISE Design Suite software version should be aware that the port list in 7 Series FPGAs Transceivers Wizard v1.4 released with ISE 13.2 has been modified. As a result, users need to update their instantiations to account for these port changes.

ソリューション

To manage this issue, there are two changes required to the GTXE2 modules.

GTXE2_COMMON Module

Note: These changes only apply to cores that select 9.830 Gbps.

1. Go to the v7_gtwizard.vhd file in the example_design/gtx_and_clocks/gtx directory.

2. Change the following lines in the v7_gtwizard.vhd file:

Change:

BGBYPASS=> tied_to_ground_i,
BGMONITOREN=> tied_to_ground_i,

To:

BGBYPASSB => tied_to_vcc_i,
BGMONITORENB=> tied_to_vcc_i,

GTXE2_CHANNEL Module

Note: These changes apply to cores that select any line rate.

1. Go to the v7_gtwizard_gt.vhd file in the example_design/gtx_and_clocks/gtx directory.

2. Change the following lines in the v7_gtwizard_gt.vhd file:

Change:

'CPLL_RXOUT_DIV'

To:

'RXOUT_DIV'

Change:

'CPLL_TXOUT_DIV'

To:

'TXOUT_DIV'

For Release Notes and Known Issues for the LogiCORE CPRI, please see (Xilinx Answer 36969).

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
36969 LogiCORE IP CPRI - リリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42615 7 シリーズ FPGA トランシーバーのデザイン アドバイザリ - ISE 13.2 ソフトウェアでの GTX ポート名の変更 N/A N/A
AR# 42626
日付 08/21/2012
ステータス アーカイブ
種類 デザイン アドバイザリ
IP