We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42678

13.2 BitGen - 「ERROR:Bitgen:342 - This design contains pins which are not constrained (LOC) to a specific location or have an undefined I/O Standard (IOSTANDARD)」というエラー メッセージが間違って表示される


7 シリーズ ファミリの場合、ピン制約のない I/O または I/O 規格が定義されていないものがある場合、エラー メッセージが表示されます。詳細は (ザイリンクス アンサー 41615) を参照してください。

差動ペアがあり、P 側に LOC および IOSTANDARD 制約が設定されていると、このエラー メッセージが間違って表示されます。


これはソフトウェアの問題で、今後のバージョンで修正される予定です。この問題を回避するには、差動ペアの N 側に LOC および IOSTANDARD 制約を定義します。

メモ : P 側の LOC および IOSTANDARD 制約を定義するのに PlanAhead を使用する場合は、N 側の LOC および IOSTANDARD 制約がツールで自動的に定義されます。

アンサー レコード リファレンス

関連アンサー レコード

AR# 42678
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略