AR# 4272

Synplify 5.x - XNF、EDIF、UCF でバス表記が異なる

説明

キーワード : Synplify, EDIF, XNF, UCF, edif, xnf, ucf, bus notation, バス表記

重要度 : 重要

概要 :
Synplify 5.0 では、EDIF、XNF、UCF の各ファイルでバス表記がそれぞれ異なっているので、注意する必要があります。

EDIF ネットリストのバス表記を変更するには、(Xilinx Answer 2649) を参照してください。

ソリューション

Synplify 5.x では、EDIF、XNF、UCF の各ファイルでそれぞれバス表記が異なるので、注意する必要があります。

EDIF フォーマットのバス表記は、バージョン 3.0 以前に生成された XNF ファイルのバス表記と異なっています。


+-------+-------+-------+-------------------------------------------+
| Ver. | 3.x | 5.x | Comments |
+-------+-------+-------+-------------------------------------------+
| XNF | B< I > | B< I > | バス信号の拡張 |
+-------+-------+-------+-------------------------------------------+
| EDIF | X | B( I ) | メモ 1 : syn_noarrayports を使用しない |
+-------+-------+-------+-------------------------------------------+
| EDIF | X | B[ I ] | メモ 1 : syn_noarrayports を使用する |
+-------+-------+-------+-------------------------------------------+

メモ 1 :

Synplify 3.x では EDIF は生成されませんが、 Synplify 5.x に EDIF 生成のオプションがあります。

Synplify 5.x から生成された EDIF の抜粋は次のとおりです。

(port (array (rename tenthsout "TENTHSOUT[9:0]") 10) (direction OUTPUT))


Alliance 1.4
------------

EDIF2NGD 1.4 では、配列名の範囲は適正に処理されません。 詳細は、(Xilinx Answer 4891) を参照してください。 信号 TENTHSOUT[9:0] は、ベクタではなく、1 ビット幅として識別されます。

Synplify で syn_noarrayports 属性を使用して、バス ポートをビットに拡張するよう指定できます。 詳細は、(Xilinx Answer 504) を参照してください。 CORE Generator または LogiBLOX の場合、バス表記には角かっこ [ ] を使用してください。 CORE Generator モジュールを生成する方法については、(Xilinx Answer 4041) を参照してください。

Alliance 1.5i
------------

EDIF2NGD 1.5i では、配列文が拡張されます。 常に、丸かっこ ( ) が使用されます。 配列名の範囲に使用される区切り記号は、実際の拡張には影響しません。 詳細は、(Xilinx Answer 5416) を参照してください。 CORE Generator または LogiBLOX の場合、バス表記には丸かっこ ( ) を使用してください。 CORE Generator モジュールを生成する方法については、(Xilinx Answer 4041) を参照してください。

Synplify で syn_noarrayports 属性を使用している場合は、バス表記に角かっこ [ ] を使用してください。
AR# 4272
日付 12/15/2012
ステータス アクティブ
種類 一般